一种肖特基积累层碳化硅横向场效应晶体管及其制作方法与流程

本发明涉及半导体功率器件技术领域，具体涉及一种横向金属氧化物半导体场效应管。

背景技术：

功率金属-氧化物-半导体场效应管(mosfet)具有高输入阻抗、低驱动功率、高开关速度、优越的频率特性以及很好的热稳定性等特点，自最初诞生以来得到了迅速发展。如今功率mosfet广泛应用于开关电源、汽车电子、马达驱动、工业控制、电机调速、音频放大、高频振荡器、不间断电源、节能灯、逆变器等各种领域。为了减小器件的导通电阻，利用在硅片上进行沟槽刻蚀的技术，发展出了沟槽式栅极结构的功率mosfet，其栅极沟槽深入硅片内部，利用积累电子大幅度减小了器件的导通电阻。

近年来由于碳化硅功率器件可以有效实现电力电子系统的高效率、小型化和轻量化得到了广泛的应用和发展。目前，碳化硅材料应用于横向场效应晶体管，主要是器件的衬底和缓冲层等采用碳化硅材料，利用其宽禁带特性一定程度上提高了器件的耐压。然而对于横向器件，漂移区的掺杂浓度受到弱化表面电场(reducedsurfacefield，简称resurf)条件的限制，无法简单地通过增大掺杂浓度来获得较低的电阻。

技术实现要素：

本发明提出了一种肖特基积累层碳化硅横向场效应晶体管，能够进一步提高器件的击穿电压、同时降低比导通电阻。

本发明的技术方案如下：

一种肖特基积累层碳化硅横向场效应晶体管，包括：

碳化硅材料的p型衬底，p型衬底的背面设置有衬底电极；

在p型衬底上分别形成的p型屏蔽层和n型漂移区，所述p型屏蔽层与n型漂移区相接；

在屏蔽层上分别形成的p型基区、p+源区和n+源区；其中p型基区与n型漂移区邻接，p+源区位于远离n型漂移区的一端，n+源区左、右两侧分别与p+源区、p型基区邻接；

在n型漂移区上的右端区域形成的n+漏区；

栅极介质层，覆盖p型基区表面；

源极，位于p+源区和n+源区表面；

欧姆栅极，覆盖栅极介质层表面；

欧姆漏极，位于n+漏区表面右端区域；

其特殊之处在于，还包括：

积累介质层，覆盖n型漂移区表面以及n+漏区表面左端区域，所述积累介质层的左、右两侧分别与欧姆栅极、欧姆漏极相接，积累介质层高于欧姆栅极和欧姆漏极；

碳化硅材料的外延层，覆盖所述积累介质层；

肖特基栅极和肖特基漏极，分别位于所述外延层表面的左端和右端；

所述欧姆栅极与肖特基栅极通过导线连接，整体作为器件的栅极；

所述欧姆漏极与肖特基漏极通过导线连接，整体作为器件的漏极；

所述外延层中在肖特基漏极下方区域的左侧通过离子注入形成n+区；所述n+区的左端不超出n+漏区左端对应的边界。

本发明中，p型衬底、p型屏蔽层、n型漂移区、p型基区、p+源区、n+源区、n+漏区、外延层以及n+区均可采用碳化硅材料。

外延层可以为n型，也可以为p型，可以轻掺杂或者不掺杂，其浓度低于n⁺区的掺杂浓度。

可选地，所述碳化硅材料的p型衬底的掺杂浓度为1×10¹⁵cm^-3～1×10¹⁶cm^-3，所述n型漂移区的掺杂浓度为3×10¹⁶cm^-3～8×10¹⁶cm^-3，所述p型屏蔽层的掺杂浓度6×10¹⁶cm^-3～6×10¹⁷cm^-3，所述p型基区的掺杂浓度5×10¹⁵cm^-3～5×10¹⁶cm^-3。

可选地，所述n型漂移区的厚度为1～4微米。

可选地，所述积累介质层的材料为二氧化硅或氮化铝。

可选地，所述积累介质层的厚度为0.05-0.2微米。

可选地，所述外延层的厚度为1～2微米。

可选地，所述外延层的掺杂浓度1×10¹⁵cm^-3～1×10¹⁶cm^-3。

可选地，位于外延层中的所述n⁺区的掺杂浓度为1×10¹⁷cm^-3～1×10¹⁸cm^-3。

可选地，所述肖特基栅极和肖特基漏极的接触势垒均为0.9-1.5ev(这两个接触势垒可不相等)。

上述的肖特基积累层碳化硅横向场效应晶体管的制作方法，包括以下步骤：

1)取碳化硅材料的p型衬底，并在其背面形成衬底电极；

2)通过离子注入分别形成p型屏蔽层、n+源区、p+源区、p型基区、n型漂移区和n+漏区；

3)另选取1～2微米的外延层材料，在其底面生长积累氧化层，然后通过键合工艺将积累氧化层与n型漂移区相连接，在外延层中对应于n+漏区左端的区域通过离子注入形成n+区；

4)在p型基区上方形成栅介质层，并淀积金属形成欧姆栅极，在未被积累介质层覆盖的n+漏区上方淀积金属，形成欧姆漏极，在p+源区和n+源区上方淀积金属形成源极；

5)在外延层上方左、右两端分别淀积金属，形成肖特基栅极并与欧姆栅极相连、形成肖特基漏极并与欧姆漏极相连；

6)在器件表面形成钝化层。

本发明技术方案的有益效果如下：

本发明通过肖特基积累层结构，在漂移区中引入电子，弱化了导通对掺杂浓度的依赖关系，大幅度降低器件的导通电阻；此外，积累层可充当场板，在器件关断时有效地降低栅极边缘的电场峰值，从而提高器件的击穿电压。

由于在器件开启时，会在氧化层下方形成电子，但同时会在氧化层上方形成等量的空穴，设置n⁺区域可阻断氧化层上方外延层中的空穴电流。

附图说明

图1是本发明的一个实施例的结构示意图。

图2是本发明的工作原理示意图。

图3是本发明实施例与普通ldmos的击穿电压的对照示意图。

图4是本发明实施例与普通ldmos的比导通电阻的对照示意图。

附图标号说明：

1-p型衬底；2-p型屏蔽层；3-p型基区；4-p+源区；5-源极；6-n+源区；7-欧姆栅极；8-栅介质层；9-肖特基栅极；10-积累介质层；11-外延层；12-n+区；13-肖特基漏极；14-欧姆漏极；15-n+漏区；16-n型漂移区；17-衬底电极。

具体实施方式

以下结合附图，通过实施例进一步详述本发明。

如图1所示，一种肖特基积累层碳化硅横向场效应晶体管，主要包括：

碳化硅材料的p型衬底1，掺杂浓度为1×10¹⁵cm^-3～1×10¹⁶cm^-3；

p型衬底背面形成的衬底电极17；

在p型衬底上形成的p型屏蔽层2，在屏蔽层上方形成n+源区6、p+源区4和p型基区3，基区的浓度由阈值电压决定；p型屏蔽层2的掺杂浓度6×10¹⁶cm^-3～6×10¹⁷cm^-3，p型基区(3)的掺杂浓度5×10¹⁵cm^-3～5×10¹⁶cm^-3；

在p型衬底上形成的n型漂移区16以及n+漏区15；n型漂移区的深度为1～4微米，掺杂浓度为3×10¹⁶cm^-3～8×10¹⁶cm^-3；

在沟道上方形成的栅极介质层；

在p型基区与n+漏区之间形成的积累介质层10，积累介质层的厚度由工艺决定，厚度越小导通电阻越低；积累介质层选择与碳化硅材料具有良好界面特性的介质材料，如二氧化硅、氮化铝等；积累介质层的厚度为0.05-0.2微米；

在积累介质层上方形成的外延层11，外延层的厚度在1～2微米，掺杂浓度1×10¹⁵cm^-3～1×10¹⁶cm^-3；

在外延层上通过离子注入形成的n+区12，n+区12的掺杂浓度为1×10¹⁷cm^-3～1×10¹⁸cm^-3；

源极，位于p+源区和n+源区的表面；

欧姆栅极7，覆盖栅极氧化层；

欧姆漏极14，位于n+漏区上方未被积累层介质覆盖的区域；

位于外延层11表面左端的肖特基栅极9，通过导线与欧姆栅极7相连；

位于外延层11表面右端的肖特基漏极13，通过导线与欧姆漏极14相连；

肖特基栅极9和肖特基漏极13的接触势垒均为0.9-1.5ev。

该器件可按照以下步骤制备：

1)取碳化硅材料的p型衬底，并在其背面形成衬底电极；

2)通过离子注入分别形成p型屏蔽层、n+源区、p+源区、p型基区、n型漂移区和n+漏区；

3)另选取1～2微米的外延层材料，在其底面生长积累氧化层，然后通过键合工艺将积累氧化层与n型漂移区相连接，在外延层中对应于n+漏区左端的区域通过离子注入形成n+区；

4)在p型基区上方形成栅介质层，并淀积金属形成欧姆栅极，在未被积累介质层覆盖的n+漏区上方淀积金属，形成欧姆漏极，在p+源区和n+源区上方淀积金属形成源极；

5)在外延层上方左、右两端分别淀积金属，形成肖特基栅极并与欧姆栅极相连、形成肖特基漏极并与欧姆漏极相连；

6)在器件表面形成钝化层。

如图2所示，器件导通时，通过肖特基积累层结构(主要涉及肖特基栅极9、积累介质层10、外延层11、肖特基漏极13以及n+区12等)，可以在漂移区中产生浓度较高的电子，可大幅度降低器件的导通电阻；器件关断时，肖特基积累层可起到场板的作用，有效地降低栅极边缘的电场峰值，从而提高器件的击穿电压。

经仿真试验，对于n沟道横向碳化硅场效应晶体管，当漂移区长度为6μm时，如图3所示，常规碳化硅晶体管的击穿电压为1000v左右，而本发明的击穿电压可提高到1300v左右，提高了30％；如图4所示，常规碳化硅晶体管的比导通电阻为14mω.cm²左右，而本发明可以将器件的比导通电阻降低到5.2mω.cm²，下降了63％。

当然，本发明中的肖特基积累层碳化硅横向场效应晶体管也可以为p沟道，其结构与n沟道肖特基积累层碳化硅横向场效应晶体管等同，在此不再赘述。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换的方案也落入本发明的保护范围。