PCIE连接器及电子设备的制作方法

本发明涉及电子设备技术领域，尤其是涉及一种pcie连接器及电子设备。

背景技术：

随着计算机技术的不断发展，越来越多的场景应用了云计算技术，需要大量的服务器进行工作。在服务器的高速信号互联拓扑链路设计中，随着信号速率的增大，板卡密集度增加，在板卡互联设计中高密连接器的应用也越来越多。

在实际应用中，现有的高密连接器由于宽度和深度固定，考虑不到服务器叠层、空间的平衡，不能有效的利用板卡之间空间，往往需要更改服务器板卡设计方案，来满足高密连接器的应用，造成设计成本的浪费这一技术问题。

技术实现要素：

本发明的目的在于提供一种高速串行计算机扩展总线(peripheralcomponentinterconnectexpress，简称pcie)连接器，解决板卡之间空间无法充分利用，造成设计成本的浪费这一技术问题。

第一发面，本发明提供的一种pcie连接器，应用在板卡之间的连接，所述pcie连接器包括：

两个走线层，每个走线层两侧形成有绝缘层；

每层走线层具有2n排走线，每排走线包括多组走线对；

绝缘层表面形成有多对引脚，每个走线对与一对引脚连接。

进一步的，同一列的每对引脚之间形成有空位引脚。

进一步的，每层走线层具有两排走线，每排走线包括八组走线对。

进一步的，每个走线对中两条走线的间距为20mil以上，同一排引脚对间的间距为70mil以上。

进一步的，所述pcie连接器的尺寸为900mil*700mil。

进一步的，每层走线层具有四排走线，每排走线包括四组走线对。

进一步的，每个走线对中两条走线的间距为20mil以上，同一排引脚对间的间距为150mil以上。

进一步的，所述pcie连接器的尺寸为650mil*1400mil。

第二方面，本发明还提供一种电子设备，包括第一方面所述的pcie连接器。

本发明提供的pcie连接器，包括两个走线层，每个走线层包括2n排走线，每排走线包括多组走线对。两个走线层排布所有的高速线，可以有效的减少叠板数，降低制造成本，同时可以有效的减少连接器的体积，可以根据板卡之间的间距调整连接器的体积，从而实现更充分有的利用板卡之间空间，解决设计成本的浪费这一技术问题，大大的降低连接器的生产成本。

相应地，本发明实施例提供的一种电子设备，也同样具有上述技术效果。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种连接器的示意图；

图2为本发明实施例提供的另一种连接器的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例中所提到的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括其他没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例一：

本发明提一种pcie连接器，应用在板卡之间的连接，所述pcie连接器包括：

两个走线层，每个走线层两侧形成有绝缘层；

每层走线层具有2n排走线，每排走线包括多组走线对，如图1中的走线对14，如图2中的走线对24；

绝缘层表面形成有多对引脚，每个走线对与一对引脚连接。

pcie属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量等功能。2n排走线和每排的多组走线对可以扩充每层走线层的高速线数量，两个走线内层可以有效的降低叠板数，进而降低连接器的体积以及生产成本。

如图1所示，同一列的每对引脚之间形成有空位引脚12，在图2中没对引脚之间也形成有空位引脚23。

保证每对走线对之间保持一定的距离，降低走线对之间的信号串扰，同时也更便于加工。该方法确保了链路的信号完整性，避免串扰带来的信号失效；同时合理利用板卡上的的走线空间，避免过设计带来的成本浪费；该方法简洁高效易实现，同时增加了系统设计可靠性。

每层走线层具有两排走线，每排走线包括八组走线对。

每个走线对中两条走线的间距为20mil以上，同一排引脚对间的间距为70mil以上。

所述pcie连接器的尺寸为900mil*700mil。

上述为一种内部走线为2*2*8pair的连接器，如图1所示，内部包括两层走线层，实线为2*2*8pair的第一层走线层11，虚线为2*2*8pair的第二层走线层13，每层走线层具有两排走线，每排走线包括八组走线对，可以有效地扩充每层走线层的高速线数量，减小连接器的厚度，从而降低体积。

如图2所示，在另一种可能的实施方式中，每层走线层具有四排走线，每排走线包括四组走线对。

每个走线对中两条走线的间距为20mil以上，同一排引脚对间的间距为150mil以上。

所述pcie连接器的尺寸为650mil*1400mil。

上述为一种内部走线为2*4*4pair的连接器，如图2所示，内部包括两层走线层，实线为2*4*4pair的第一层走线层21，虚线为2*4*4pair的第二层走线层22，每层走线层具有四排走线，每排走线包括四组走线对，可以有效地扩充每层走线层的高速线数量，减小连接器的宽度，增加连接器的深度，从而降低连接器的体积，减少连接器的生产成本。

实施例二：

本发明实施例提供一种电子设备，可以是服务器、交换机等，该电子设备包括如上述实施例提供的pcie连接器。

本发明实施例提供的电子设备，与上述实施例提供的pcie连接器具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的范围。都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。