LDMOS器件及其制作方法与流程

本申请涉及半导体制造技术领域，具体涉及一种ldmos器件及其制作方法。

背景技术：

dmos(double-diffusedmos)由于具有耐高压、大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。横向双扩散金属氧化物半导体场效应管(lateraldouble-diffusedmos,ldmos)是dmos中的一种，其中一个主要考察参数为导通电阻(rds-on)，导通电阻是指在器件工作时，从漏到源的电阻。对于ldmos器件，尽可能减小其导通电阻，是bcd工艺所追求的目标，由于其漏源之间具有较小的导通电阻，该ldmos器件会具有较好的开关特性，有较大的输出电流，从而可以具有更强的驱动能力。但是，由于器件的高耐压特性和其低导通电阻特性之间存在矛盾关系，如何获得更高的击穿电压的同时获得更低的导通电阻，是提高产品竞争力的核心。

参照图1，其示出了相关技术中的ldmos器件剖面结构示意图，包括半导体基底111，所述半导体基底111中形成浅沟槽隔离结构112，在器件漏端区域的所述半导体基底111中形成漂移区113，在器件源端区域的半导体基底111中形成体区116，栅极结构115横跨在所述漂移区113和所述体区116之间，所述栅极结构115的两侧形成侧墙介质层118，在所述漏端区域中还形成高压阱区110，所述高压阱区110中重掺杂形成漏极117，所述体区中重掺杂形成源极119。

相关技术的ldmos器件，虽然包括了耐高压的漂移区113，和，能够改善器件漏端电流集中效应的高压阱区，但是随着器件多晶硅栅的尺寸越来越小，高压阱区的非自对准注入会导致晶圆上器件与器件之间特性参数偏差较大，不利于可靠性优化。

技术实现要素：

本申请提供了一种ldmos器件及其制作方法，能够减小器件多晶硅栅的尺寸的同时保证器件的可靠性。

作为本申请的第一方面，提供一种ldmos器件的制作方法，在所述器件相对的两侧分别形成源端区域和漏端区域，所述ldmos器件的制作方法包括以下步骤：

提供半导体基底，在所述器件半导体基底的周围形成浅沟槽隔离结构，所述浅沟槽隔离结构从所述半导体基底的正面向下延伸；

在被所述浅沟槽隔离结构包围的半导体基底中形成漂移区；

在所述器件源端区域的漂移区中形成体区；

形成跨接在所述体区和所述漏端区域之间的栅极结构；

在所述器件漏端区域的漂移区中形成高压ldd区；

在连接所述体区和高压ldd区的所述栅极结构侧边处分别形成侧墙；

在所述体区和高压ldd区中分别形成源区和漏区，所述源区和所述漏区与对应的侧墙形成交叠区域。

可选的，在形成所述浅沟槽隔离结构之后，在形成所述漂移区之前还进行：

在所述器件的正面形成牺牲氧化层。

可选的，所述在所述器件源端区域的漂移区中形成体区的步骤，包括：

在所述器件正面依次生长形成栅氧化层和多晶硅层；

通过第一光刻胶定义出所述器件的源端区域图形；

刻蚀所述源端区域图形位置处的所述栅氧化层和所述多晶硅层；

进行离子注入，在所述源端区域的漂移区中形成体区。

可选的，所述形成跨接在所述体区和所述漏端区域之间的栅极结构的步骤包括：

通过第二光刻胶定义出的漏端区域图形；

刻蚀去除所述漏端区域图形位置处的栅氧化层和多晶硅层，剩余的栅氧化层和多晶硅层形成跨接在所述体区和所述漏端区域之间的栅极结构。

可选的，所述在所述器件漏端区域的漂移区中形成高压ldd区的步骤，包括：

通过第三光刻胶定义出所述器件的高压ldd注入区域图形；

根据所述高压ldd注入区域图形进行高压ldd自对准注入，在所述漏端区域的漂移区中叠加形成高压ldd区。

作为本申请的第二方面，提供一种ldmos器件，所述器件相对的两侧分别为源端区域和漏端区域，所述器件包括

半导体基底；

浅沟槽隔离结构，形成于所述半导体基底的周围；

漂移区，形成于被所述浅沟槽隔离结构包围的半导体基底中；

体区，形成于所述器件源端区域的漂移区中；

栅极结构，跨接在所述体区和所述漏端区域之间；

高压ldd区，形成于所述器件漏端区域的漂移区中；

侧墙，分别形成于连接所述体区和高压ldd区的所述栅极结构侧边处；

源区和漏区，分别形成于所述体区和高压ldd区中，所述源区和所述漏区与对应的侧墙形成交叠区域。

本申请技术方案，至少包括如下优点：本实施例提供的ldmos器件的制作方法和ldmos器件，将漂移区注入到整个所述器件区域，位于源端区域的体区与漂移区反型后形成自对准注入沟道。为了改善器件的击穿电压和其导通电阻之间的关系，所形成的高压ldd区叠加在原先的漂移区上，使得器件靠近漏端区域一侧的掺杂浓度更浓。利用本实施例提供的方法能够减小器件的多晶硅尺寸，降低该ldmos的导通电阻并保证器件的击穿电压，因此可以大幅提高产品的竞争力。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是相关技术中的ldmos器件剖面结构示意图；

图2～图9为本申请实施例提供的ldmos器件的制作方法各步骤的剖面结构示意图；

图5a～图5d为步骤s3中各步骤的完成后的剖面结构示意图；

图6a～图6b为步骤s4中各步骤的完成后的剖面结构示意图；

图7a～图7b为步骤s5中的各步骤完成后的剖面结构示意图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

图2～图9为本申请实施例提供的ldmos器件的制作方法各步骤的剖面结构示意图，本实施例所描述的ldmos器件的制作方法是针对在所述器件相对的两侧分别形成源端区域和漏端区域，所述源端区域为用于形成所述器件源极及源极周围的区域，所述漏端区域为用于形成所述器件漏极及漏极周围的区域。

该ldmos器件的制作方法包括以下步骤：

参照图2，步骤s1：提供半导体基底101，在所述器件半导体基底101的周围形成浅沟槽隔离结构(shallowtrenchisolation,sti)102，所述浅沟槽隔离结构102从所述半导体基底101的正面向下延伸。

所述半导体基底101包括相对的正面和背面，可选的，该半导体基底101包括衬底层和生长在衬底层上的外延层。

浅沟槽隔离结构102包括从所述半导体基底101正面向下延伸的浅沟槽，所述浅沟槽中填充的隔离材料层，用于实现晶圆上高密度器件之间的隔离。对于晶圆上的一个ldmos器件，其浅沟槽隔离结构102位于该ldmos器件的周围，用于将该ldmos器件与晶圆上的其他器件之间电气隔离。

参照图3，在形成所述浅沟槽隔离结构之后，在形成所述漂移区之前还可以在所述器件的正面形成牺牲氧化层201。

其中一种实施例，所形成的牺牲氧化层201覆盖在器件正面，即覆盖在半导体基底101的正面和浅沟槽隔离结构102上，用于防止后续离子注入形成漂移区的过程中对器件表面造成损伤，减小沟道效应。作为一实施例，该牺牲氧化层201可以通过热氧化工艺形成。所形成的牺牲氧化层201的厚度范围为

参照图4，步骤s2：在被所述浅沟槽隔离结构102包围的半导体基底101中形成漂移区103。

将漂移区103注入到整个所述器件区域。

本实施例中，所述漂移区103通过选择性离子注入形成，所形成的漂移区103从该半导体基底101的正面向下延伸。所形成的漂移区103的深度为0.4μm-2.0μm，离子注入的杂质注入剂量范围为2×10¹²cm²-2×10¹³cm²。

在一实施例中，当形成的ldmos器件为n型ldmos时，所述漂移区103中掺杂n型的杂质离子；在另一实施例中，当形成的ldmos器件为p型ldmos时，所述漂移区103中掺杂p型的杂质离子。所述n型的杂质离子包括磷离子、砷离子、锑离子中的一种或几种，所述p型的杂质离子包括硼离子、铟离子、镓离子中的一种或几种。

在步骤s2完成后，去除所述牺牲氧化层201。

参照图5，步骤s3，在所述器件源端区域的漂移区103中形成体区104。

位于源端区域的体区104与漂移区103反型后形成自对准注入沟道。

本实施例中，所述体区104通过离子注入形成，所形成的体区104从该半导体基底101的正面向下延伸。

当形成的ldmos器件为n型ldmos时，所述体区104中掺杂p型的杂质离子，位于源端区域的体区104与漂移区103反型后形成自对准p型注入沟道；在当形成的ldmos器件为p型ldmos时，所述体区104中掺杂n型的杂质离子，位于源端区域的体区104与漂移区103反型后形成自对准n型注入沟道。所述n型的杂质离子包括磷离子、砷离子、锑离子中的一种或几种，所述p型的杂质离子包括硼离子、铟离子、镓离子中的一种或几种。

在一实施例中，图5a～图5d为步骤s3中各步骤的完成后的剖面结构示意图，步骤s3，在所述器件源端区域的漂移区103中形成体区104的步骤，包括：

参照图5a，步骤s31：去除牺牲氧化层201，在所述器件正面依次生长形成栅氧化层202和多晶硅层203。

参照图5b，步骤s32：通过第一光刻胶301定义出所述器件的源端区域图形401。

本实施例，所述源端区域图形401的形成过程可以为：在该多晶硅层203上涂覆第一光刻胶层301，通过光刻，使得该第一光刻胶层301定义出该ldmos器件的源端区域图形401。

参照图5c，步骤s33：刻蚀所述源端区域图形401位置处的所述栅氧化层202和所述多晶硅层203。

参照图5d，步骤s34：进行离子注入，在所述源端区域的漂移区103中形成体区104。所述体区104在横向会发生扩散。

参照图6，步骤s4：形成跨接在所述体区104和所述漏端区域之间的栅极结构200。

本实施例中，所述栅极结构200的左侧边与所述体区104部分交叠。

在一实施例中，图6a～图6b为步骤s4中各步骤的完成后的剖面结构示意图，步骤s4：形成跨接在所述体区104和所述漏端区域之间的栅极结构200，包括：

参照图6a，步骤s41：通过第二光刻胶302定义出所述器件的漏端区域图形402。

本实施例中，第二光刻胶302定义出所述器件的漏端区域图形402后，剩余光刻胶覆盖在所述器件的源端区域和栅极区域上。通过所述步骤s3中的源端区域图形401和步骤s41中的漏端区域图形402能够限定出栅极区域图形。

参照图6b，步骤s42：刻蚀去除所述漏端区域图形402位置处的的栅氧化层202和多晶硅层203，剩余的栅氧化层202和多晶硅层203形成跨接在所述体区104和所述漏端区域之间的栅极结构200。

本实施例中，所形成的器件的源端区域位于所述栅极结构200的左侧，所述漏端区域位于所述栅极结构200的右侧。所述栅极结构200的左侧边与所述体区104部分交叠。

在步骤s42完成后去除第二光刻胶302，即形成图6所示结构。

参照图7，步骤s5：在所述器件源端区域的漂移区103中形成高压ldd区105。

本实施例中，所述高压ldd(lightlydopeddrain,低掺杂漏)区105通过离子注入形成，所形成的高压ldd区105从该半导体基底101的正面向下延伸。

其中一个实施例，在通过离子注入形成高压ldd区105时，该离子注入的角度为20度-45度，离子注入形成高压ldd区105的杂质注入剂量范围为5×10¹²cm²-5×10¹³cm²，离子注入能量范围为20kev-80kev。

当形成的ldmos器件为n型ldmos时，所述高压ldd区105中掺杂n型的杂质离子；当形成的ldmos器件为p型ldmos时，所述高压ldd区105中掺杂p型的杂质离子。所述n型的杂质离子包括磷离子、砷离子、锑离子中的一种或几种，所述p型的杂质离子包括硼离子、铟离子、镓离子中的一种或几种。

图7a～图7b示出了步骤s5在一实施例中的各步骤完成后的剖面结构示意图。

参照图7a，步骤s51：通过第三光刻胶303定义出所述器件的高压ldd注入区域图形。

本实施例中，通过第三光刻胶3033定义出所述器件的高压ldd注入区域图形后，剩余的光刻胶覆盖在所述器件的源端区域和栅极结构上，可选的所述栅极结构靠近所述漏端区域的侧边可以无第三光刻胶覆盖。

本实施例中，高压ldd注入区域图形位于所述漏端区域中。

参照图7b，步骤s52：根据所述高压ldd注入区域图形进行高压ldd自对准注入，经过扩散后，在所述漏端区域的漂移区103中叠加形成高压ldd区105，所述高压ldd区105与所述栅极结构200的右侧边交叠。

所形成的高压ldd区105叠加在原先的漂移区103上，使得器件靠近漏端区域一侧的掺杂浓度更浓。

参照图8，步骤s6：在连接所述体区104和高压ldd区105的所述栅极结构200侧边处分别形成侧墙204。

本实施例中，在所述栅极结构200的左侧边和右侧边分别形成侧墙204。

参照图9，步骤s7：在所述体区104和高压ldd区105中分别形成源区106和漏区107，所述源区106和所述漏区107与对应的侧墙形成交叠区域。

本实施例中，所述源区106和漏区107通过离子注入形成，所形成的源区106和漏区107从该半导体基底101的正面向下延伸。

当形成的ldmos器件为n型ldmos时，所述源区106和漏区107中掺杂n型的杂质离子；当形成的ldmos器件为p型ldmos时，所述源区106和漏区107中掺杂p型的杂质离子。所述n型的杂质离子包括磷离子、砷离子、锑离子中的一种或几种，所述p型的杂质离子包括硼离子、铟离子、镓离子中的一种或几种。

综上所述，本实施例提供的ldmos器件的制作方法，将漂移区103注入到整个所述器件区域，位于源端区域的体区104与漂移区103反型后形成自对准注入沟道。为了改善器件的击穿电压和其导通电阻之间的关系，所形成的高压ldd区105叠加在原先的漂移区103上，使得器件靠近漏端区域一侧的掺杂浓度更浓。利用本实施例提供的方法能够减小器件的多晶硅尺寸，降低该ldmos的导通电阻并保证器件的击穿电压，因此可以大幅提高产品的竞争力。

图9为本申请实施例提供的ldmos器件剖面结构示意图，所述ldmos器件是基于本申请实施例提供的ldmos器件制作方法制作而成。

参照图9，所述器件包括

半导体基底101；

浅沟槽隔离结构102，形成于所述半导体基底101的周围；

漂移区103，形成于被所述浅沟槽隔离结构102包围的半导体基底101中；

体区104，形成于所述器件源端区域的漂移区103中；

栅极结构200，跨接在所述体区104和所述漏端区域之间；

高压ldd区105，形成于所述器件漏端区域的漂移区103中；

侧墙204，分别形成于连接所述体区104和高压ldd区105的所述栅极结构200侧边处；

源区106和漏区107，分别形成于所述体区104和高压ldd区105中，所述源区106和所述漏区107与对应的侧墙204形成交叠区域。

本实施例提供的ldmos器件，将漂移区103注入到整个所述器件区域，位于源端区域的体区104与漂移区103反型后形成自对准注入沟道。为了改善器件的击穿电压和其导通电阻之间的关系，所形成的高压ldd区105叠加在原先的漂移区103上，使得器件靠近漏端区域一侧的掺杂浓度更浓。利用本实施例提供的方法能够减小器件的多晶硅尺寸，降低该ldmos的导通电阻并保证器件的击穿电压，因此可以大幅提高产品的竞争力。

本实施例提供的ldmos器件制作方法和ldmos器件，其特征尺寸(栅极结构宽度)可以做到0.22μm，击穿电压大于12v，导通电阻约等于0.95mohm*mm²，极大改善了该器件的击穿电压-导通电阻特性，相对于相关技术，其击穿电压提高了0.7v，导通电阻降低了约5％。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。