图像传感器及图像传感器像素结构的形成方法与流程

[0001]
本发明涉及半导体技术领域，特别涉及一种图像传感器及图像传感器像素结构的形成方法。


背景技术：

[0002]
cmos图像传感器在过去十几年得到了飞速发展，现已广泛应用于手机、电脑、数码照相机等领域。通常cmos图像传感器的一个有源像素单元包含位于外延层中的光电二极管(photo diode，pd)和若干晶体管，以4t结构cmos图像传感器为例，四个晶体管具体包括转移管110(transfer，tx)、源极跟随管(source follow，sf)、复位管(reset，rst)和行选择管(row select，rs)。其中，cmos图像传感器的基本工作原理是这样的：光照前，打开复位管和转移管，将光电二极管区域的原有的电子释放；在光照时，关闭所有晶体管，在光电二极管空间电荷区产生电荷；读取时，打开转移管，将存储在pd区的电荷传输到浮动扩散节点(floating diffusion，fd)，传输后，转移管关闭，并等待下一次光照的进入。在浮动扩散节点上的电荷信号随后用于调整源极跟随管，将电荷转变为电压，并通过行选择管将电流输出到模数转换电路中。
[0003]
目前，随着标准cmos工艺水平的不断跃进，以及市场对小尺寸像素的需求，cmos图像传感器的像素尺寸已经从5.6mm逐渐缩小至1.0mm。然而，对于小像元的图像传感器，由于其像元较小，光子转化的电子也较少，全阱电荷在数千量级。目前表面沟道和垂直沟道这种电子传输方式通路相对较小，光电二极管深处电子的传输需要穿过整个结区，很容易被复合而导致抽取效率较低。而且，p-n结深处电子需要一定的时间和电压驱动才能完成传输，这不利于快速读取。
[0004]
因此，如何在不影响芯片面积与采光等情况下有效制备一个tg，同时提升传输速率以及控制芯片的制造成本成为了小像元图像传感器芯片开发领域亟待解决的问题。


技术实现要素：

[0005]
本发明的目的在于提供一种图像传感器像素结构的形成方法，以解决现有的图像传感器像素结构中表面沟道和垂直沟道通路相对较小，导致光电二极管深处电子的传输速率低的问题。
[0006]
为解决上述技术问题，本发明提供一种图像传感器像素结构的形成方法，包括：
[0007]
提供一半导体衬底，所述半导体衬底中形成有器件隔离结构以及通过所述器件隔离结构定义出的至少一个光电二极管区；
[0008]
至少对所述光电二极管区的半导体衬底进行刻蚀，以形成每个所述光电二极管区所需的至少一个栅极沟槽，所述栅极沟槽的平行于所述半导体衬底的截面形状为具有缺口的非闭合环；
[0009]
形成每个所述光电二极管区所需的图形化栅极结构，在每个所述光电二极管区中，所述图形化栅极结构填满各个所述栅极沟槽，且各个所述光电二极管区的图形化栅极
结构相互分离。
[0010]
可选的，所述器件隔离结构可以为p型隔离阱。
[0011]
可选的，提供具有器件隔离结构和光电二极管区的半导体衬底的步骤，可以包括：
[0012]
提供半导体衬底，在所述半导体衬底上形成图形化的硬掩膜层；
[0013]
以所述图形化的硬掩膜层为掩膜，对所述半导体衬底进行p型离子注入，以形成p型隔离阱结构，并在形成p型隔离阱结构之前或者之后，采用第一导电类型离子对所述半导体衬底进行阱离子注入，以形成光电二极管区；
[0014]
采用第二导电类型离子对所述光电二极管区的表层进行离子注入，以在所述光电二极管区中形成光电二极管。
[0015]
可选的，每个所述光电二极管区所需的各个栅极沟槽完全位于所述光电二极管区内，每个所述光电二极管区所需的所述图形化栅极结构完全位于所述光电二极管区内；
[0016]
或者，每个所述光电二极管区的至少一个栅极沟槽延伸到所述光电二极管区外围的部分器件隔离结构中，每个所述光电二极管区所需的所述图形化栅极结构还延伸覆盖在所述光电二极管区外围的部分器件隔离结构上。
[0017]
可选的，形成每个所述光电二极管区所需的图形化栅极结构的步骤，可以包括：
[0018]
通过热氧化工艺或者沉积工艺形成栅氧化层；
[0019]
沉积栅极层于所述栅氧化层上，沉积的所述栅极材料至少填满各个所述栅极沟槽；
[0020]
对所述栅极层进行平坦化，直至所述栅极层的厚度满足要求；
[0021]
对所述栅极层和所述栅氧化层进行光刻和刻蚀，以形成在相邻两个光电二极管区上相互分离的所述图形化栅极结构。
[0022]
可选的，所述非闭合环可以为具有缺口的圆环、椭圆环或者多边形环。
[0023]
可选的，当所述非闭合环为具有缺口的圆环时，所述非闭合环的内圆半径的取值范围可以为0.1μm～0.2μm，所述非闭合环的内圆半径a与其外圆半径b之比可以为1:5～1:1。
[0024]
可选的，所述栅极沟槽在沿垂直于所述半导体衬底的上表面方向上的深度取值范围可以为0.3μm～0.5μm。
[0025]
可选的，各个所述光电二极管区按阵列排布，且在四个所述光电二极管区组成的2*2阵列区域中，各个所述栅极沟槽设置在四个所述光电二极管区相互紧挨的角区域，各个所述栅极沟槽的所述缺口面向所述角区域的顶角设置。
[0026]
基于上述所述的图像传感器像素结构的形成方法，本发明还提供了一种图像传感器，所述图像传感器可以包括多个像素结构，其中每个所述像素结构如上所述的图像传感器像素结构的形成方法形成。
[0027]
与现有技术相比，本发明技术方案至少存在如下有益效果之一：
[0028]
在本发明提供的图像传感器像素结构的形成方法中，在本发明提供的图像传感器像素结构的形成方法中，通过将像素结构中的传输晶体管的栅极结构的一部分以具有缺口的非闭合环(例如，c形)沟槽的形式扩展到半导体衬底中光电二极管区内，由于该非闭合环形状的栅极沟槽为具有内环表面和外环表面的特殊结构，因此，可以利用该栅极沟槽内外两个表面都可以进行电子传输的特性，增大传输晶体管栅极结构有效面积，同时在横向方
向上延伸光电二极管的宽度，进而增加了电子传输沟通面积，提高光生电子传输速率，减少二极管底部的电子残留，最终提升光电二极管的满阱容量。另一方面，可以实现在不影响芯片面积与采光的情况下，降低芯片的制造成本。此外，由于像素结构中电子传输沟通面积增大，降低了二极管底部的电子残留，从而使得白像素减少。
附图说明
[0029]
图1为本发明一实施例中的图像传感器像素结构形成方法的流程示意图；
[0030]
图2a～图2c为本发明一实施例中的图像传感器像素结构的形成方法在其制备过程中的结构示意图；
[0031]
图3为本发明一实施例中的图像传感器像素结构的俯视图；
[0032]
图4为沿图3中aa
’
方向的剖面结构示意图。
[0033]
其中，附图标记如下：
[0034]
100-半导体衬底；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
101-器件隔离结构(p型隔离阱)；
[0035]
102-栅极沟槽；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
110-光电二极管区；
[0036]
120-保护层(p型注入层)；
ꢀꢀꢀꢀꢀ
130-图形化栅极结构；
[0037]
131-栅氧化层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
132-栅极层。
具体实施方式
[0038]
承如背景技术所述，对于小像元的图像传感器，由于其像元较小，光子转化的电子也较少，全阱电荷在数千量级。目前表面沟道和垂直沟道这种电子传输方式通路相对较小，光电二极管深处电子的传输需要穿过整个结区，很容易被复合而导致抽取效率较低。而且，p-n结深处电子需要一定的时间和电压驱动才能完成传输，这不利于快速读取。
[0039]
为此，本发明提供了一种图像传感器像素结构的形成方法，以解决图像传感器像素结构中表面沟道电和垂直沟道电子传输通路相对较小，导致光电二极管深处电子的传输速率低的问题。
[0040]
参考图1，图1为本发明提供的一种图像传感器像素结构形成方法的流程示意图。具体包括如下步骤：
[0041]
步骤s100，提供一半导体衬底，所述半导体衬底中形成有器件隔离结构以及通过所述器件隔离结构定义出的至少一个光电二极管区；
[0042]
步骤s200，至少对所述光电二极管区的半导体衬底进行刻蚀，以形成每个所述光电二极管区所需的至少一个相互独立的栅极沟槽，所述栅极沟槽的平行于所述半导体衬底的截面形状为具有缺口的非闭合环；
[0043]
步骤s300，形成每个所述光电二极管区所需的图形化栅极结构，每个所述光电二极管区中，所述图形化栅极结构填满各个所述栅极沟槽，且各个所述光电二极管区的图形化栅极结构相互分离。
[0044]
即，在本发明提供的图像传感器像素结构的形成方法中，通过将像素结构中的传输晶体管的栅极结构的一部分以具有缺口的非闭合环(例如，c形)沟槽的形式扩展到半导体衬底中光电二极管区内，利用该非闭合环形状的栅极沟槽的内环表面和外环表面，可以增大传输晶体管栅极结构有效面积，同时在横向方向上延伸光电二极管的宽度，从而增加
了电子传输沟通面积，提高光生电子传输速率，减少二极管底部的电子残留，最终提升光电二极管的满阱容量。另一方面，可以实现在不影响芯片面积与采光的情况下，降低芯片的制造成本。此外，由于像素结构中电子传输沟通面积增大，降低了二极管底部的电子残留，从而使得白像素减少。
[0045]
以下结合附图和具体实施例对本发明提出的图像传感器像素结构的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0046]
图2a～图2c为本发明一实施例中的图像传感器像素结构的形成方法在其制备过程中的结构示意图。
[0047]
在步骤s100中，具体参考图2a所示，提供一半导体衬底100，所述半导体衬底100中形成有器件隔离结构101以及通过所述器件隔离结构101定义出的至少一个光电二极管区110。其中，所述半导体衬底100可以是本领域公知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(si)、锗(ge)、锗硅(sige)、碳硅(sic)、碳锗硅(sigec)、砷化铟(inas)、砷化镓(gaas)、磷化铟(inp)或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)，或者还可以为双面抛光硅片(double side polished wafers，dsp)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。示例性的，本实施例中半导体衬底100例如为硅晶圆。
[0048]
需要说明的是，本发明实施例中，所述器件隔离结构101可以为p型隔离阱；具体可以包括第一p型隔离阱101a和第二p型隔离阱101b。
[0049]
本实施例中，图像传感器例如为cmos图像传感器，可以包括像素区域以及外围电路区域(未图示)，其中像素区域可以包括阵列分布的多个像素结构。其中，每个像素结构用来将入射光线转换为电信号输出，因而均包括具有光电转换功能的光电二极管以及控制电子读出的多个晶体管(未图示)。示例性的，本发明实施例中的所述cmos图像传感器的像素结构可以为4像素共享浮动扩散点的像素结构，如图3和图4所示。图3为本发明一实施例中的图像传感器像素结构为4像素共享浮动扩散点的像素结构的俯视图；图4为沿图3中aa
’
方向的剖面结构示意图。具体的，该像素结构中被器件隔离结构101隔离开的所有光电二极管区110可以按阵列排布。在所述每个光电二极管区110中形成有图形化栅极结构130(如图3中的虚线三角形所围区域)，其中，所述图形化栅极结构130包括第一部分和第二部分，第一部分填充于所述光电二极管区110内的栅极沟槽102，第二部分位于这栅极沟槽102的外围的半导体衬底100上并与填充在栅极沟槽102中的第一部分连为一体。此外，在其中任意四个相邻的所述光电二极管区110组成的2*2阵列区域中，各个所述栅极沟槽102设置在四个所述光电二极管区110相互紧挨的角区域，各个所述栅极沟槽102的所述缺口面向所述角区域的顶角设置。
[0050]
可以理解的是，在本发明实施例中，在所述每个光电二极管区110还可以生成两个或多个具有缺口的非闭合环的栅极沟槽102。示例性的，当所述每个光电二极管区110生成两个所述栅极沟槽102时，所述每个光电二极管区110所需的图形化栅极结构填满所述两个栅极沟槽102，并在所述两个相邻所述栅极沟槽102之间连续延伸，即两个栅极沟槽102中填
充的栅极结构能够在栅极沟槽102的外围连为一体。
[0051]
需要说明的是，在另一实施例中，所述光电二极管区110也可以用于连接到电荷耦合(ccd)图像传感器。对于在像素区域分布的众多像素结构，本发明实施例中以其中的一个像素结构进行说明，该像素结构的剖面结构采用了如图2c所示的结构。可以理解，像素区域的众多像素结构中，部分像素结构也可以采用与本发明所描述的结构不同的设计。
[0052]
可选的方案，本发明实施例还提供了一种形成所述器件隔离结构101和光电二极管区110的半导体衬底100的方式，具体包括如下步骤：
[0053]
首先，具体参考图2a，提供半导体衬底100，半导体衬底100可以是本领域技术人所熟知的任意合适的衬底材料，其可以是裸硅衬底、绝缘体上硅衬底等，也可以是表面上具有掺杂的外延层的衬底，例如半导体衬底100由硅基底及其表面上的硅锗外延层组成。在所述半导体衬底100上形成有图形化的掩膜层(未图示)和保护层120，所述保护层120可以为p型注入层；
[0054]
接着，继续参考图2a，以所述图形化的掩膜层为掩膜，对在所述半导体衬底100进行p型离子注入，以形成包含第一p型隔离阱101a和第二p型隔离阱101b的p型隔离阱结构，作为器件隔离结构101，并在形成器件隔离结构101之前或者之后，采用第一导电类型离子对所述半导体衬底100进行阱离子注入，以形成光电二极管区110；
[0055]
之后，采用第二导电类型离子对所述光电二极管区110的表层进行离子注入，以在所述光电二极管区110中形成光电二极管。
[0056]
其中，所述第一导电类型离子可以为p型离子，例如，硼离子，所述第二导电类型离子可以为n型离子，例如，磷离子。本发明实施例中，可以通过在半导体衬底100中进行p型离子注入，从而形成p阱，之后，再在该p阱中的部分区域进行n型离子注入，形成光电二极管。在步骤s200中，具体参考图2b所示，至少对所述光电二极管区110的半导体衬底100进行刻蚀，以形成每个所述光电二极管区110所需的至少一个栅极沟槽102。其中，所述栅极沟槽102可以为具有缺口的非封闭圆环、椭圆环或者多边形环，且具有缺口的多边形环可以是工艺所允许的任意形式的多边形环，例如正方形环、五边形环、五角星环、六边形环等等；可选地，所述栅极沟槽102在沿垂直于所述半导体衬底100的上表面方向上的深度取值范围可以为0.3μm～0.5μm。作为一种示例，当所述非闭合环为具有缺口的圆环时，所述非闭合环的内圆半径的取值范围可以为0.1μm～0.2μm，所述非闭合环的内圆半径a与其外圆半径b之比可以为1:5～1:1。
[0057]
本实施例中，由于所述形状为具有缺口的非闭合圆环的栅极沟槽102包含内环表面和外环表面两个表面，因此，在电子传输过程中，该形状的栅极沟槽的内外两个表面都可以进行电子传输，从而有效的增大了传输晶体管栅极结构130的有效面积，且同时在横向方向上延伸光电二极管110的宽度，进而增加了电子传输沟通面积，提高光生电子传输速率，减少二极管底部的电子残留，最终提升光电二极管的满阱容量。
[0058]
需要说明的是，每个所述光电二极管区110所需的各个栅极沟槽102完全位于所述光电二极管区110内，每个所述光电二极管区110所需的所述图形化栅极结构完全位于所述光电二极管区110内。
[0059]
可选的方案中，每个所述光电二极管区110的至少一个栅极沟槽102延伸到所述光电二极管区110外围的部分器件隔离结构101中，每个所述光电二极管区110所需的所述图
形化栅极结构还延伸覆盖在所述光电二极管区外围的部分器件隔离结构101上。由于本发明实施例中，通过把所述栅极沟槽102的一部分放在光电二极管区110中，一部分放在器件隔离结构101中，可以实现关死光电二极管，防止其中的电子遗漏出来，对后续的数据读取有干扰。
[0060]
在步骤s300中，具体参考图2c所示，形成每个所述光电二极管区110所需的图形化栅极结构130，每个所述光电二极管区110中，所述图形化栅极结构130不仅填满各个所述栅极沟槽102，还延伸覆盖在各个栅极沟槽102外围的部分半导体衬底100上，且各个所述光电二极管区110的图形化栅极结构130相互分离。
[0061]
可选的，在本发明实施例提供了一种形成每个所述光电二极管区110所需的图形化栅极结构130的方式，具体包括如下步骤：
[0062]
首先，通过热氧化工艺或者沉积工艺形成栅氧化层131；
[0063]
接着，沉积栅极层132于所述栅氧化层131上，沉积的所述栅极材料至少填满各个所述栅极沟槽102；
[0064]
其次，对所述栅极层132进行平坦化，直至所述栅极层132的厚度满足要求；
[0065]
之后，对所述栅极层132和所述栅氧化层131进行光刻和刻蚀，以形成在相邻两个光电二极管区上相互分离的所述图形化栅极结构130，同一个光电二极管区中的图形化栅极结构130是连为一体的。
[0066]
本实施例中，所述栅氧化层131的材质可以为二氧化硅(sio2)。在所述栅极沟槽102内填充的栅极材料可以为多晶硅。示例性的，所述图形化栅极结构130的俯视形状可以为如图3所述的三角形，在其他实施例中，其也可以为梯形(未图示)或扇形(或称为扇环)。进一步的，当图形化栅极结构130的俯视形状为三角形(梯形)时，本发明实施例中所述的4像素共享浮动扩散点的像素结构中4个相互分离的光电二极管区110的图形化栅极结构130可以拼成俯视图为四边形的图形，如正方形。在另一实施例中，所述4像素共享浮动扩散点的像素结构中4个相互分离的光电二极管区110的图形化栅极结构130还可以拼成俯视图为非闭合的圆环的图形。
[0067]
基于上述所述的图像传感器像素结构的形成方法，本发明实施例中还提供了一种图像传感器，所述图像传感器包括多个像素结构，其中每个像素结构可以采用如上所述的图像传感器像素结构的形成方法形成。
[0068]
综上所述，在本发明提供的图像传感器像素结构的形成方法中，通过将像素结构中的传输晶体管的栅极结构的一部分以具有缺口的非闭合环(例如，c形)沟槽的形成扩展到半导体衬底中光电二极管区内，由于该非闭合环形状的栅极沟槽为具有内外两各表面的特殊结构，因此，可以利用该栅极沟槽内外两个表面都可以进行电子传输的特性，实现增大传输晶体管栅极结构有效面积的同时，并在横向方向上延伸光电二极管的宽度，进而增加了电子传输沟通面积，提高光生电子传输速率，减少二极管底部的电子残留，最终提升光电二极管的满阱容量。另一方面，可以实现在不影响芯片面积与采光的情况下，降低芯片的制造成本。此外，由于像素结构中电子传输沟通面积增大，降低了二极管底部的电子残留，从而使得白像素减少。
[0069]
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，
都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
[0070]
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
[0071]
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。