1.一种半导体封装件，包括：
再分布基板，所述再分布基板包括第一再分布层；
半导体芯片，所述半导体芯片位于所述再分布基板上并且电连接到所述第一再分布层；
第一模制构件，所述第一模制构件位于所述再分布基板和所述半导体芯片上；
第二再分布层，所述第二再分布层位于所述第一模制构件上并且具有再分布焊盘；
竖直连接结构，所述竖直连接结构位于所述再分布基板与所述第二再分布层之间并且将所述第一再分布层和所述第二再分布层彼此电连接；
第二模制构件，所述第二模制构件位于所述第一模制构件上以及所述第二再分布层的至少一部分上；
电连接焊盘，所述电连接焊盘位于所述第二模制构件的最上表面上并且电连接到所述第二再分布层；以及
钝化层，所述钝化层位于所述第二模制构件上并且具有暴露所述电连接焊盘的至少一部分的开口，
其中，所述电连接焊盘包括：包含第一金属的导体层和位于所述导体层上且包含第二金属的接触层，
其中，所述再分布焊盘包括不同于所述第一金属和所述第二金属的第三金属，并且
其中，所述电连接焊盘的被所述开口暴露的所述部分的宽度大于所述再分布焊盘的宽度。
2.根据权利要求1所述的半导体封装件，其中，所述第二模制构件包括基础模制层和堆积模制层，所述基础模制层位于所述第一模制构件的上表面上，所述堆积模制层位于所述基础模制层的上表面上，
其中，所述第二再分布层的所述再分布焊盘位于所述基础模制层的上表面上，并且所述堆积模制层位于所述再分布焊盘的一部分上，
其中，所述电连接焊盘位于所述堆积模制层的上表面上，
其中，所述第二再分布层从所述再分布焊盘的一侧沿着所述基础模制层的上表面延伸，并且具有通过延伸穿过所述基础模制层的背面通路电连接到所述竖直连接结构的再分布图案，
其中，所述再分布焊盘包括彼此相邻的第一背面再分布焊盘和第二背面再分布焊盘，
其中，所述电连接焊盘包括：在所述再分布基板用作基础参考平面的所述半导体封装件的截面图中，位于所述第一背面再分布焊盘上方的第一电连接焊盘和位于所述第二背面再分布焊盘上方的第二电连接焊盘，
其中，所述再分布图案包括在所述第一背面再分布焊盘与所述第二背面再分布焊盘之间延伸的多个再分布图案，并且
其中，在所述半导体封装件的所述截面图中，所述多个再分布图案当中的一个或更多个再分布图案与所述第一电连接焊盘和所述第二电连接焊盘中的至少一者竖直交叠。
3.根据权利要求2所述的半导体封装件，其中，所述第一电连接焊盘与所述第二电连接焊盘之间的距离小于所述第一背面再分布焊盘与所述第二背面再分布焊盘之间的距离。
4.根据权利要求1所述的半导体封装件，其中，所述电连接焊盘具有其中形成有多个第一凹槽的外部区域，所述多个第一凹槽延伸穿过所述接触层和所述导体层，
其中，所述钝化层位于所述电连接焊盘的所述外部区域上。
5.根据权利要求4所述的半导体封装件，其中，所述电连接焊盘具有其中形成有多个第二凹槽的内部区域，所述多个第二凹槽延伸穿过所述接触层和所述导体层，
其中，所述电连接焊盘的所述内部区域没有所述钝化层。
6.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
电连接图案，所述电连接图案位于所述第二模制构件的所述最上表面上并且从所述电连接焊盘延伸，
其中，所述电连接图案通过延伸穿过所述第二模制构件的电连接通路连接到所述再分布焊盘，并且
其中，所述电连接焊盘偏离所述再分布焊盘。
7.根据权利要求1所述的半导体封装件，其中，所述第二再分布层包括彼此间隔开的多个第二再分布层，
其中，旁路布线层位于与所述电连接焊盘相同的水平高度上，并且将所述多个第二再分布层彼此电连接，并且
其中，所述旁路布线层与所述电连接焊盘间隔开。
8.根据权利要求7所述的半导体封装件，其中，所述钝化层位于所述旁路布线层的上表面上。
9.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
电连接通路，在所述再分布基板用作基础参考平面的所述半导体封装件的截面图中，所述电连接通路形成在所述电连接焊盘下方，并且穿过所述第二模制部件将所述电连接焊盘和所述再分布焊盘彼此电连接，
其中，在所述截面图中，所述导体层包括在所述第二模制构件上沿竖直方向延伸的主体层，以及穿过所述第二模制构件并且朝向所述再分布焊盘延伸的通路主体层。
10.根据权利要求9所述的半导体封装件，其中，所述导体层包括包含铜的下金属层以及位于所述下金属层上并且包含镍的上金属层。
11.根据权利要求9所述的半导体封装件，所述半导体封装件还包括：
晶种层，所述晶种层沿着所述导体层的下表面连续延伸。
12.根据权利要求11所述的半导体封装件，其中，所述晶种层包括包含钛的下晶种层以及位于所述下晶种层上并且包含铜的上晶种层。
13.根据权利要求1所述的半导体封装件，其中，所述竖直连接结构延伸穿过所述第一模制构件。
14.根据权利要求1所述的半导体封装件，其中，所述竖直连接结构包括：与所述再分布基板物理接触的第一绝缘层，与所述再分布基板物理接触并嵌入在所述第一绝缘层中的第一布线层，位于与所述第一绝缘层的其中嵌入有所述第一布线层的一侧相对的一侧上的第二布线层，位于所述第一绝缘层和所述第二布线层上的第二绝缘层，以及位于与所述第二绝缘层的其中嵌入有所述第二布线层的一侧相对的一侧上的第三布线层，并且
其中，所述第一布线层、所述第二布线层和所述第三布线层电连接到所述第一再分布层。
15.一种半导体封装件，包括：
再分布基板，所述再分布基板包括第一再分布层；
半导体芯片，所述半导体芯片位于所述再分布基板上；
第一模制构件，所述第一模制构件位于所述再分布基板和所述半导体芯片上；
第二再分布层，所述第二再分布层位于所述第一模制构件上并且包括再分布焊盘；
竖直连接结构，所述竖直连接结构位于所述再分布基板上并且将所述第一再分布层和所述第二再分布层彼此电连接；
第二模制构件，所述第二模制构件位于所述第一模制构件上以及所述第二再分布层的至少一部分上；以及
电连接结构，所述电连接结构位于所述第二模制构件上并且电连接到所述再分布焊盘，
其中，所述电连接结构包括包含镍的导体层以及位于所述导体层的上表面上并且包含金的接触层，并且
其中，所述再分布焊盘包括铜。
16.根据权利要求15所述的半导体封装件，其中，所述电连接结构具有焊盘部分和通路部分，所述焊盘部分从所述第二模制构件的最上表面突出，所述通路部分穿过所述第二模制构件与所述再分布焊盘物理接触。
17.根据权利要求16所述的半导体封装件，其中，所述电连接结构的所述焊盘部分的宽度大于所述再分布焊盘的宽度。
18.一种半导体封装件，包括：
再分布基板，所述再分布基板包括第一再分布层；
半导体芯片，所述半导体芯片位于所述再分布基板上并且电连接到所述第一再分布层；
第一模制构件，所述第一模制构件位于所述再分布基板和所述半导体芯片上；
多个竖直连接结构，所述多个竖直连接结构嵌入在所述第一模制构件中并且电连接到所述第一再分布层；
第二模制构件，所述第二模制构件包括基础模制层和堆积模制层，所述基础模制层位于所述第一模制构件的上表面上，所述堆积模制层位于所述基础模制层的上表面上；
第二再分布层，所述第二再分布层位于所述基础模制层的上表面上，并且包括多个再分布焊盘以及将所述多个再分布焊盘和所述多个竖直连接结构彼此电连接的多个再分布图案；以及
多个电连接结构，每个所述电连接结构位于所述第二模制构件上并且具有焊盘部分和通路部分，所述焊盘部分从所述堆积模制层的上表面突出，所述通路部分穿过所述堆积模制层与所述多个再分布焊盘中的至少一个再分布焊盘物理接触，
其中，所述多个电连接结构包括包含镍的导体层以及位于所述导体层的上表面上并且包含金的接触层，
其中，所述多个再分布焊盘包括彼此相邻的第一背面再分布焊盘和第二背面再分布焊盘，
其中，所述多个电连接结构包括分别对应于所述第一背面再分布焊盘和所述第二背面再分布焊盘的第一背面电连接结构和第二背面电连接结构，并且
其中，所述多个再分布图案在所述第一背面再分布焊盘与所述第二背面再分布焊盘之间延伸，并且在所述再分布基板用作基础参考平面的所述半导体封装件的截面图中，所述多个再分布图案当中的一个或更多个再分布图案与所述第一背面电连接结构和所述第二背面电连接结构中的至少一者竖直交叠。
19.根据权利要求18所述的半导体封装件，其中，所述多个竖直连接结构在所述再分布基板上环绕所述半导体芯片，并且
其中，所述多个电连接结构位于被所述多个竖直连接结构环绕的区域中。
20.根据权利要求19所述的半导体封装件，其中，所述多个电连接结构位于被所述多个竖直连接结构环绕的所述区域的中央部分的外部。