1.本发明涉及微纳米电子技术领域，特别涉及一种选通管相变存储集成单元及其制备方法、相变存储器件。
背景技术：2.随着科技发展导致的数据量呈指数式增长，海量的数据需要速度更快、容量更大的存储器来处理和存放，而且发展更高密度，更高速度的存储器也是国家在当前中美关系情况下的迫切需要；传统的非易失固态存储虽然通过一些工艺结构上的改进可以在容量上可以做到满足基本要求，但是其读写速度相对较慢，使得其与速度很快但容量较小的内存之间存在一个较大的空白，这个空白需要容量较大和速度较快的新型存储来填补。而最新的研究表明，三维堆叠的相变存储交叉阵列是最有希望的候选者，相比其他新型存储技术，其较好的cmos工艺兼容性、耐用性、稳定性等优异性能使得其备受关注。
3.但是这种交叉点存储阵列也存在着一些不可忽略的问题，其中最重要的就是在对存储单元进行读写时由于漏电流的存在导致的串扰问题。而目前解决这个问题最行之有效的办法之一是将每一个存储单元与一个选通管单元集成在一起。选通管单元的作用是在对存储单元进行擦写操作时保持开启导通状态，而擦写操作完成后保持关闭状态，这样能有效的避免读写串扰问题。因此，要使交叉点存储阵列具有较好的性能，选通管单元和相变存储单元的集成尤为重要。
4.在传统的制备工艺中，相变存储单元往往是通过各种薄膜沉积如磁控溅射、原子层沉积等技术集成到选通管单元上，这些工艺不仅在单元垂直尺寸上存在明显的下限，而且由于不同材料沉积参数和沉积工艺不同，导致选通管单元和相变存储单元界面处会出现结合不够紧密的地方，产生大量缺陷，造成不良应力，从而影响了相变存储单元与选通管单元集成之后的综合性能。
技术实现要素：5.为了避免选通管单元和相变存储单元界面的界面问题，本发明实施例提供了一种选通管相变存储集成单元及其制备方法、相变存储器件。所述技术方案如下：
6.一方面，本发明实施例提供了一种选通管相变存储集成单元的制备方法，包括：
7.在衬底上形成底电极；
8.在所述底电极上制备绝缘层，对所述绝缘层进行图形化得到纳米孔，并通过所述纳米孔暴露出所述底电极；
9.在所述纳米孔中填充相变存储材料；
10.在所述相变存储材料远离所述底电极的一侧进行离子注入，以在所述纳米孔内远离所述底电极的一侧的相变存储材料改性为选通管材料，形成界面型选通管单元，所述纳米孔内靠近所述底电极的一侧的未参与材料改性的相变存储材料形成相变存储单元；
11.在所述绝缘层上形成顶电极，所述纳米孔在所述衬底上的投影位于所述顶电极在
所述衬底上的投影内。
12.可选地，所述相变存储材料为硫系相变存储材料，所述选通管材料为硫系选通管材料。
13.可选地，所述相变存储材料为gete，注入的离子为te。
14.可选地，所述相变存储材料为gesbm，注入的离子为m，其中，m为se、s或te。
15.可选地，所述制备方法还包括在进行离子注入后，对所述相变存储单元进行整体退火，退火温度为210～290℃，退火时间为2
‑
10分钟。
16.可选地，所述制备方法还包括在进行离子注入前，对所述相变存储材料进行整体退火。
17.另一方面，本发明实施例还提供了一种选通管相变存储集成单元，所述选通管相变存储集成单元包括：衬底以及在所述衬底上依次层叠的底电极、绝缘层和顶电极；
18.所述绝缘层中具有纳米孔，所述纳米孔在所述衬底上的投影位于所述顶电极在所述衬底上的投影内，所述纳米孔暴露出所述底电极，所述纳米孔内填充有相变存储材料；
19.所述纳米孔内形成有相变存储单元和界面型选通管单元，所述界面型选通管单元位于所述纳米孔内远离所述底电极的一侧，所述界面型选通管单元的材料通过所述相变存储材料离子注入改性形成，所述纳米孔内靠近所述底电极的一侧的未参与材料改性的相变存储材料形成相变存储单元。
20.可选地，所述相变存储材料为gete，注入的离子为te。
21.可选地，所述相变存储材料为gesbm，注入的离子为m，其中，m为se、s或te。
22.另一方面，本发明实施例还提供了一种相变存储器件，所述相变存储器件包括多个上述的选通管相变存储集成单元。
23.本发明实施例提供的技术方案带来的有益效果至少包括：
24.(1)本发明通过对相变存储材料进行表面离子注入处理实现了界面型选通管单元的制备，并同时实现了界面型选通管单元与相变存储单元的集成，减少了工艺步骤；
25.(2)由于界面型选通管材料由相变存储材料经过表面离子注入而得到，避免了相变存储单元和选通管单元界面的界面问题。
26.(3)通过控制离子注入的深度可以使选通管相变存储集成单元的厚度突破传统薄膜沉积技术的极限，一方面提升单元性能，另一方面提升了存储密度。
附图说明
27.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
28.图1是本发明实施例提供的一种选通管相变存储集成单元的结构示意图；
29.图2是本发明实施例提供的一种选通管相变存储集成单元的制备方法的流程图；
30.图3～图6是本发明实施例提供的一种选通管相变存储集成单元的制备方法的过程图。
具体实施方式
31.为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
32.本发明实施例提供了一种选通管相变存储集成单元。图1是本发明实施例提供的一种选通管相变存储集成单元的结构示意图，如图1所示，选通管相变存储集成单元100包括：衬底101以及在衬底101上依次层叠的底电极102、绝缘层103和顶电极106；
33.绝缘层103中具有纳米孔，纳米孔在衬底101上的投影位于顶电极106在衬底101上的投影内，纳米孔暴露出底电极102，纳米孔内填充有相变存储材料；
34.纳米孔内形成有相变存储单元104和界面型选通管单元105，界面型选通管单元105位于纳米孔内远离底电极102的一侧，界面型选通管单元105的材料为选通管材料，选通管材料通过相变存储材料离子注入改性形成，纳米孔内靠近底电极102的一侧的未参与材料改性的相变存储材料形成相变存储单元104。
35.由于选通管材料由相变存储材料经过表面离子注入而得到，避免了由于不同材料沉积参数和沉积工艺不同，导致相变存储单元104和选通管单元105界面处会出现结合不够紧密的地方，产生大量缺陷，造成不良应力，从而影响了选通管单元105与相变存储单元104集成之后的综合性能。
36.具体地，相变存储材料可以是硫系相变存储材料，对应地，选通管材料为硫系选通管材料。
37.在一些实施例中，相变存储材料可以为gete，注入的离子为te。具体地，硫系相变存储材料可以为ge
x
te1‑
x
，其中，0.5≤x＜1，注入的离子为te，硫系选通管材料为ge
y
te1‑
y
，0<y≤0.33。
38.在另一些实施例中，相变存储材料为gesbm，注入的离子为m，其中，m可以为se、s或te。可以理解的，当相变存储材料为gesbse，通过注入离子se，改变其组分配比，使其成为选通管材料。当相变存储材料为gesbs，则注入离子为s，当相变存储材料为gesbte，则注入离子为te。
39.具体地，离子注入的方法可以参见制备方法中的相关内容。
40.可选地，绝缘层103的高度为8～80nm。由于传统薄膜沉积技术的极限，选通管单元和相变存储单元分别沉积，通常总厚度会有10nm以上，通过控制离子注入可以避免两次沉积，突破传统薄膜沉积技术的极限，制备较薄相变存储继承单元，更利于存储器存储密度的提高。同时，较小的相变存储单元的高度，可以减少相变存储单元的阻值漂移和操作功耗，提高单元性能。
41.可选地，衬底101选择可以是ito导电玻璃或表面覆盖有ni/au、ti/au、ag、ti/pt等导电薄膜的任意衬底。
42.可选地，电极材料可以为钨、钛钨、钛/铂、镍/金等金属材料。
43.本发明实施例还提供了一种存储器件，如图1所示，该存储器件包括多个前述的选通管相变存储集成单元100。
44.本发明通过对相变存储材料进行表面离子注入处理实现了界面型选通管单元105的制备。由于选通管材料由相变存储材料经过表面离子注入而得到，避免了由于不同材料沉积参数和沉积工艺不同，导致相变存储单元104和选通管单元105界面处会出现结合不够
紧密的地方，产生大量缺陷，造成不良应力，从而影响了选通管单元105与相变存储单元104集成之后的综合性能。同时，通过控制离子注入的深度可以使选通管相变存储集成单元100的厚度突破传统薄膜沉积技术的极限，一方面提升单元性能，另一方面提升了存储密度。
45.本发明实施例提供了一种选通管相变存储集成单元的制备方法，图2是本发明实施例提供的一种选通管相变存储集成单元的制备方法的流程图，如图2所示，该方法包括：
46.s11：在衬底上形成底电极；
47.具体地，如图3所示，使用磁控溅射或者电子束蒸发在洁净的衬底101上蒸镀一层金属层作为底电极102。金属层可以为钨、钛钨、钛/铂、镍/金等金属材料。
48.进一步地，底电极102的厚度可以为10nm至200nm。
49.可选地，衬底101可以是ito导电玻璃或表面覆盖有ni/au、ti/au、ag、ti/pt等导电薄膜的任意衬底101。
50.在衬底101上形成底电极前，还包括对衬底101的预处理。以硅片为例，将硅片依次放置在丙酮，酒精中进行超声洗涤，约十分钟；超声完成后使用氮气枪将表面残留的液体吹净烘干待用。
51.s12：在底电极上制备绝缘层，对绝缘层进行图形化得到纳米孔，并通过纳米孔暴露出底电极。
52.具体地，如图4所示，结合光刻或者其他掩模工艺，将图形转移到绝缘层103上。根据图形利用刻蚀的方法，刻蚀出纳米孔。此处刻蚀的深度应当略过刻蚀，以保证通过纳米孔暴露出底电极102，为后面的相变存储材料沉积做准备，以保证相变存储单元104和底电极102的良好的接触。
53.可选地，如果后续需要刻蚀的深度较深可以将掩模更换为更耐刻蚀的掩模，也可以通过离子束刻蚀的方法制备预先设计出来的纳米孔。
54.s13：在纳米孔中填充相变存储材料。
55.具体地，如图5所示，对绝缘层103再进行一次图形化，沉积相变存储材料。可以通过磁控溅射、离子束溅射或者电子束蒸发、pvd等沉积方式在所述硅衬底101的上表面沉积相变存储层。
56.s14：在相变存储材料远离底电极的一侧进行离子注入，以将纳米孔内远离底电极的一侧的相变存储材料改性为选通管材料，形成界面型选通管单元，纳米孔内靠近底电极的一侧的未参与材料改性的相变存储材料形成相变存储单元。
57.如图6所示，在相变存储材料远离底电极102的一侧进行离子注入，以将纳米孔内远离底电极的一侧的相变存储材料改性为选通管材料，形成界面型选通管单元105，纳米孔内靠近底电极的一侧的未参与材料改性的相变存储材料形成相变存储单元104。
58.具体地，相变存储材料可以是硫系相变存储材料，对应地，选通管材料为硫系选通管材料。
59.在一些实施例中，硫系相变存储材料为ge
x
te1‑
x
，其中，0.5≤x＜1，注入的离子为te，硫系选通管材料为ge
y
te1‑
y
，0<y≤0.33。
60.具体地，通过控制离子注入能量和注入剂量，控制离子掺杂浓度使得表层具有选通管材料的组分ge
y
te1‑
y
，0<y≤0.33，从而实现将相变存储材料改性为选通管材料。
61.在另一些实施例中，相变存储材料为gesbm，注入的离子为m，其中，m可以为se、s或
te。可以理解的，当相变存储材料为gesbse，通过注入离子se，改变其组分配比，使其成为选通管材料。当相变存储材料为gesbs，则注入离子为s，当相变存储材料为gesbte，则注入离子为te。
62.可选地，绝缘层103的高度为8～80nm。由于传统薄膜沉积技术的极限，选通管单元和相变存储单元分别沉积，通常总厚度会有10nm以上，通过控制离子注入可以避免两次沉积，突破传统薄膜沉积技术的极限，制备较薄相变存储继承单元，更利于存储器存储密度的提高。同时，较小的相变存储单元的高度，可以减少相变存储单元的阻值漂移和操作功耗，提高单元性能。
63.在一些实施例中，制备方法还包括在进行离子注入后，对相变存储单元进行整体退火。可选地，退火温度为210～290℃，退火时间为2
‑
10分钟，以保证相变存储单元充分晶化但选通管单元保持非晶状态。
64.在另一些实施例中，制备方法还包括在进行离子注入前，对相变存储材料进行整体退火。此时，由于不存在选通管单元，只需对相变存储材料进行充分晶化，无需考虑选通管材料。因此，不需对于退火温度和退火时间精确控制，工艺更简单。
65.s15：在绝缘层上形成顶电极，纳米孔在衬底上的投影位于顶电极在衬底上的投影内。
66.具体地，参加图1，结合光刻或者其他掩模工艺，将图形转移到绝缘层103上。使用磁控溅射或者电子束蒸发在绝缘层103上蒸镀顶电极106。
67.进一步地，顶电极106的材料可以为钨、钛钨、钛/铂、镍/金等金属材料，顶电极106的厚度可以为10nm
‑
500nm。
68.纳米孔在衬底101上的投影位于顶电极106在衬底101上的投影内，以保证顶电极106与界面型选通管单元105间的有效接触。
69.在一些实施例中，顶电极106沉积完成后可以使用cmp工艺(chemical mechanical polishing，化学机械抛光)，进行表面平坦化，保证顶部的平整。
70.应当理解的是，也可以在顶电极106沉积前使用cmp工艺，再制作顶电极106。但当界面选通管单元105的高度高过纳米孔深度时，经过cmp工艺，可能会由于表面平坦化，损伤界面选通管单元105，影响相变存储选通管集成单元100的性能。
71.在一些实施例中，在完成顶电极的制作后，可以通过丙酮浸泡的方式去除光刻胶，再用乙醇清洗残留的丙酮，完成后使用氮气枪将表面残留的液体吹净烘干待用。
72.以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。