半导体装置及电子设备的制作方法

1.本发明的一个方式涉及一种半导体装置及电子设备。
2.本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。此外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition ofmatter)。因此，具体而言，作为本说明书所公开的本发明的一个方式的技术领域的例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。


背景技术：

3.近年来，将中央处理器(cpu)、图形处理器(gpu)、存储装置、传感器等电子构件用于个人计算机、智能手机、数码相机等各种电子设备，并且在微型化及低功耗等各种方面上改良该电子构件。
4.尤其是，上述电子设备等所利用的数据量增加，因此有存储容量较大的存储装置的需求。作为增加存储容量的方法，例如在专利文献1及专利文献2中公开了作为其沟道形成区域使用金属氧化物的三维结构的nand存储元件。[先行技术文献][专利文献]
[0005]
[专利文献1]pct国际申请公开第2019/3060号公报[专利文献2]日本专利申请公开第2018-207038号公报


技术实现要素：

发明所要解决的技术问题
[0006]
本发明的一个方式的目的之一是提供一种可靠性高的存储装置。此外，本发明的一个方式的目的之一是提供一种存储容量大的存储装置。此外，本发明的一个方式的目的之一是提供一种新颖的存储装置。此外，本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。此外，本发明的一个方式的目的之一是提供一种存储容量大的半导体装置。此外，本发明的一个方式的目的之一是提供一种新颖的半导体装置。
[0007]
注意，本发明的一个方式的目的不局限于上述目的。上述目的并不妨碍其他目的的存在。其他目的是指将在下面的记载中描述的上述以外的目的。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上述以外的目的。本发明的一个方式实现上述目的及其他目的中的至少一个目的。此外，本发明的一个方式不一定需要实现所有的上述目的及其他目的。解决技术问题的手段
[0008]
本发明的一个方式是一种半导体装置，该半导体装置包括在第一方向上延伸的结构体、在第二方向上延伸的第一导电体及在第二方向上延伸的第二导电体，结构体包括在
第一方向上延伸的第三导电体、与第三导电体相邻的第一绝缘体、与第一绝缘体相邻的第一半导体以及与第一半导体相邻的第二绝缘体，在结构体与第一导电体交叉的第一交叉部，结构体包括与第二绝缘体相邻的第二半导体、与第二半导体相邻的第三绝缘体、与第三绝缘体相邻的功能体及与功能体相邻的第四绝缘体，在结构体与第二导电体交叉的第二交叉部，结构体包括与第二绝缘体相邻的第四导电体、与第四导电体相邻的第二半导体及与第二半导体相邻的第三绝缘体，在第一交叉部，第一绝缘体、第一半导体、第二绝缘体、第二半导体、第三绝缘体、功能体以及第四绝缘体从第一方向看时围绕第三导电体设置为同心状，在第二交叉部，第一绝缘体、第一半导体、第二绝缘体、第四导电体、第二半导体以及第三绝缘体从第一方向看时围绕第三导电体设置为同心状。
[0009]
第一方向与第二方向正交。此外，第一交叉部用作第一晶体管，第二交叉部用作第二晶体管及电容器。第一半导体和第二半导体的至少一个也可以为硅。
[0010]
作为功能体可以使用绝缘体或半导体。例如，通过作为功能体使用氮化硅(包含氮和硅的绝缘体)，可以将第一晶体管为monos型晶体管。此外，例如通过作为功能体使用氮化硅(包含氮和硅的绝缘体)，可以将第一晶体管为fg型晶体管。
[0011]
通过对功能体注入电荷，将第一晶体管的阈值电压变大且可以将第一晶体管为常关闭型晶体管。由此，也可以将第一晶体管为常关闭型晶体管且将第二晶体管为常开启型晶体管。
[0012]
此外，第一半导体及第二半导体中的至少一个也可以为氧化物半导体。氧化物半导体优选包含铟和锌中的至少一个。
[0013]
本发明的另一个方式是一种电子设备，该电子设备包括上述半导体装置、操作开关、电池以及显示部中的至少一个。发明效果
[0014]
根据本发明的一个方式，可以提供一种可靠性高的存储装置。此外，可以提供一种存储容量大的存储装置。此外，可以提供一种新颖的存储装置。此外，可以提供一种可靠性高的半导体装置。此外，可以提供一种存储容量大的半导体装置。此外，可以提供一种新颖的半导体装置。
[0015]
注意，本发明的一个方式的效果不局限于上述效果。上述效果并不妨碍其他效果的存在。其他效果是指将在下面的记载中描述的上述以外的效果。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上述以外的效果。此外，本发明的一个方式具有上述效果及其他效果中的至少一个效果。因此，本发明的一个方式根据情况而有时没有上述效果。附图简要说明
[0016]
图1a是存储单元的立体图。图1b是存储单元的截面图。图2a及图2b是存储单元的截面图。图3是结构体的立体图。图4a至图4c是存储单元的等效电路图。图5a及图5b是存储单元的等效电路图。图6是存储器串的截面图。图7是存储器串的等效电路图。
图8是存储器串的等效电路图。图9是存储器串的等效电路图。图10是存储器串的等效电路图。图11a及图11b是存储器串的俯视图。图12a及图12b是存储单元的截面图。图13是存储单元的截面图。图14a是说明结晶结构的分类的图。图14b是说明caac-igzo膜的xrd谱的图。图14c是说明caac-igzo膜的纳米束电子衍射图案的图。图15a及图15b是说明存储单元的制造方法的截面图。图16a及图16b是说明存储单元的制造方法的截面图。图17a及图17b是说明存储单元的制造方法的截面图。图18a及图18b是说明存储单元的制造方法的截面图。图19a及图19b是说明存储单元的制造方法的截面图。图20a及图20b是说明存储单元的制造方法的截面图。图21a及图21b是说明存储单元的制造方法的截面图。图22a及图22b是说明存储单元的制造方法的截面图。图23是半导体装置的电路图。图24是说明半导体装置的工作例子的时序图。图25a及图25b是说明半导体装置的工作例子的时序图。图26a是说明半导体装置的结构例子的立体图。图26b是说明半导体装置的结构例子的俯视图。图26c是说明半导体装置的结构例子的截面图。图27a是说明半导体装置的结构例子的立体图。图27b是说明半导体装置的结构例子的俯视图。图27c是说明半导体装置的结构例子的截面图。图28a及图28b是说明半导体装置的截面图。图29a及图29b是说明半导体装置的截面图。图30是说明半导体装置的结构例子的方框图。图31是说明半导体装置的结构例子的图。图32是说明使用多个存储装置构成信息处理系统的例子的图。图33是说明cpu的方框图。图34a及图34b是半导体装置的立体图。图35a及图35b是半导体装置的立体图。图36a及图36b是半导体装置的立体图。图37a是示出半导体晶片的一个例子的立体图，图37b是示出半导体芯片的一个例子的立体图，图37c及图37d是示出电子部件的一个例子的立体图。图38a及图38b是示出各级类存储装置的图。图39a至图39j是说明电子设备的一个例子的立体图或示意图。图40a至图40e是说明电子设备的一个例子的立体图或示意图。图41a至图41c是说明电子设备的一个例子的图。图42是说明电脑系统的结构例子的图。
图43是示出iot网络的级别结构及需求规格的倾向的图。图44是工厂自动化的示意图。图45a是半导体装置的立体示意图。图45b是存储单元的等效电路图。图46是说明3d os nand串的工作的时序图。图47a是示出晶体管wtr的id-vwg特性的图。图47b是示出晶体管的wtr的阈值电压和vpre的关系的图。图48a及图48b是示出3d os nand串的保持特性的图。图49a及图49b是示出存储单元的保持特性的模拟结果的图。图50是示出存储单元的保持数据及读出电流irbl的模拟结果的图。实施发明的方式
[0017]
在本说明书等中，半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。此外，半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如，作为半导体装置的例子，有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件。此外，存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置，或者有时包括半导体装置。
[0018]
此外，在本说明书等中，当记载为“x与y连接”时，表示在本说明书等中公开了如下情况：x与y电连接的情况；x与y在功能上连接的情况；以及x与y直接连接的情况。因此，不局限于附图或文中所示的连接关系，例如其他的连接关系也在附图或文中所记载的范围内记载。x和y都是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
[0019]
作为x和y电连接的情况的一个例子，可以在x和y之间连接一个以上的能够电连接x和y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示器件、发光器件、负载等)。此外，开关具有控制开启或关闭的功能。换言之，通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。
[0020]
作为x与y在功能上连接的情况的一个例子，例如可以在x与y之间连接有一个以上的能够在功能上连接x与y的电路(例如，逻辑电路(反相器、nand电路、nor电路等)、信号转换电路(数字模拟转换电路、模拟数字转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。注意，例如，即使在x与y之间夹有其他电路，当从x输出的信号传送到y时，就可以说x与y在功能上是连接着的。
[0021]
此外，当明确地记载为“x与y电连接”时，包括如下情况：x与y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接x与y的情况)；以及x与y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接x与y的情况)。
[0022]
例如，可以表现为“x、y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接，x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与y依次电连接”。或者，可以表现为“晶体管的源极(或第一端子等)与x电连接，晶体管的漏极(或第二端子等)与y电连接，x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与y依次电连接”。或者，可以表现为“x通过晶体管的源极(或第一端子等)及晶体管的漏极
(或第二端子等)与y电连接，x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、y依次设置”。通过使用与这种例子相同的表现方法规定电路结构中的连接顺序，可以区分晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意，这种表现方法是一个例子，不局限于上述表现方法。在此，x和y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
[0023]
此外，即使在电路图上独立的构成要素彼此电连接，也有时一个构成要素兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
[0024]
在本说明书等中，“电阻元件”例如包括具有高于0ω的电阻值的电路元件、布线等。因此，在本说明书等中，“电阻元件”包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管、线圈等。因此，“电阻元件”也可以称为“电阻”、“负载”、“具有电阻值的区域”等，与此相反，“电阻”、“负载”、“具有电阻值的区域”也可以称为“电阻元件”等。作为电阻值，例如优选为1mω以上且10ω以下，更优选为5mω以上且5ω以下，进一步优选为10mω以上且1ω以下。此外，例如也可以为1ω以上且1
×
109ω以下。
[0025]
在本说明书等中，“电容器”例如包括具有高于0f的静电电容值的电路元件、具有静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。因此，在本说明书等中，“电容器”除包括具有一对电极及在该电极之间的介电体的电路元件外还包括产生在布线和布线之间的寄生电容、产生在晶体管的源极和漏极中的一个与栅极之间栅极电容等。“电容器”、“寄生电容”、“栅极电容”等也可以称为“电容”等，与此相反，“电容”也可以称为“电容器”、“寄生电容”、“栅极电容”等。此外，“电容”的“一对电极”也可以称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05ff以上且10pf以下。此外，例如，还可以为1pf以上且10μf以下。
[0026]
在本说明书等中，晶体管包括栅极、源极以及漏极这三个端子。栅极用作控制晶体管的导通状态的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低，两个输入输出端子中的一方用作源极而另一方用作漏极。因此，在本说明书等中，源极和漏极可以相互调换。在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)、“源极和漏极中的另一个”(第二电极或第二端子)的表述。此外，根据晶体管的结构，有时除了上述三个端子以外还包括背栅极。在此情况下，在本说明书等中，有时将晶体管的栅极和背栅极中的一个称为第一栅极，将晶体管的栅极和背栅极的另一个称为第二栅极。并且，在相同晶体管中，有时可以将“栅极”与“背栅极”相互调换。此外，在晶体管包括三个以上的栅极时，在本说明书等中，有时将各栅极称为第一栅极、第二栅极、第三栅极等。
[0027]
此外，在本说明书等中，节点也可以根据电路结构或器件结构等称为端子、布线、电极、导电层、导电体或杂质区域等。此外，端子、布线等也可以称为节点。
[0028]
此外，在本说明书等中，可以适当地调换“电压”和“电位”。“电压”是指与基准电位之间的电位差，例如在基准电位为地电位(接地电位)时，也可以将“电压”称为“电位”。接地电位不一定意味着0v。此外，电位是相对性的，根据基准电位的变化而供应到布线的电位、
施加到电路等的电位、从电路等输出的电位等也产生变化。
[0029]
此外，在本说明书等中，“高电平电位(也称为“h电位”或“h”)”、“低电平电位(也称为“l电位”或“l”)”不意味着特定的电位。例如，在两个布线都被记为“用作供应高电平电位的布线”的情况下，两个布线所供应的高电平电位也可以互不相同。同样，在两个布线都被记为“用作供应低电平电位的布线”的情况下，两个布线所供应的低电平电位也可以互不相同。
[0030]“电流”是指电荷的移动现象(导电)，例如，“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此，在本说明书等中，在没有特别的说明的情况下，“电流”是指载流子移动时的电荷的移动现象(导电)。在此，作为载流子可以举出电子、空穴、阴离子、阳离子、络离子等，载流子根据电流流过的系统(例如，半导体、金属、电解液、真空中等)不同。此外，布线等中的“电流的方向”是正载流子移动的方向，以正电流量记载。换言之，负载流子移动的方向与电流方向相反，以负电流量记载。因此，在本说明书等中，在没有特别的说明的情况下，关于电流的正负(或电流的方向)，“电流从元件a向元件b流过”等记载可以替换为“电流从元件b向元件a流过”等记载。此外，“对元件a输入电流”等记载可以替换为“从元件a输出电流”等记载。
[0031]
此外，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此，该序数词不限制构成要素的个数。此外，该序数词不限制构成要素的顺序。此外，例如，本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他的实施方式或权利要求书中附有“第二”的构成要素。此外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书的范围中被省略。
[0032]
此外，“上”或“下”这样的术语不局限于构成要素的位置关系为正上或正下且直接接触的情况。例如，如果是“绝缘层a上的电极b”的表述，则不一定必须在绝缘层a上直接接触地形成有电极b，也可以包括在绝缘层a与电极b之间包括其他构成要素的情况。
[0033]
此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书等中所说明的词句，根据情况可以适当地换词句。例如，在本说明书等中，为了方便起见，有时使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。因此，在“位于导电体的顶面的绝缘体”的表述中，通过将所示的附图的方向旋转180度，也可以称为“位于导电体的下面的绝缘体”。此外，在“位于导电体的顶面的绝缘体”的表述中，通过将所示的附图的方向旋转90度，也可以称为“位于导电体的左面(或右面)的绝缘体”。
[0034]
同样，在本说明书等中，“重叠”等词语不限定构成要素的叠层顺序等的状态。例如，“与绝缘层a重叠的电极b”不局限于“在绝缘层a上形成有电极b”的状态，还包括“在绝缘层a下形成有电极b”的状态或“在绝缘层a的右侧(或左侧)形成有电极b”的状态。
[0035]
在本说明书等中，“相邻”或“接近”等词语不限定构成要素直接接触的状态。例如，如果是“与绝缘层a相邻的电极b”的表述，则不一定必须是绝缘层a与电极b直接接触的情况，也可以包括在绝缘层a与电极b之间包括其他构成要素的情况。
[0036]
此外，在本说明书等中，根据状况，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”。此外，根据情况或状态，可以使用其他词句代替“膜”和“层”等词句。例如，有时可以将“导电层”或“导电膜”变换为“导电体”。此外，例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。
[0037]
注意，在本说明书等中，“电极”、“布线”、“端子”等的词句不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。此外，例如，有时将“端子”用作“布线”或“电极”的一部分，反之亦然。再者，“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此，例如，“电极”可以为“布线”或“端子”的一部分，例如，“端子”可以为“布线”或“电极”的一部分。此外，“电极”、“布线”、“端子”等的词句有时置换为“区域”等的词句。
[0038]
在本说明书等中，根据情况或状态，可以互相调换“布线”、“信号线”及“电源线”等词句。例如，有时可以将“布线”变换为“信号线”。此外，例如有时可以将“布线”变换为“电源线”。反之亦然，有时可以将“信号线”或“电源线”变换为“布线”。有时可以将“电源线”变换为“信号线”。反之亦然，有时可以将“信号线”变换为“电源线”。此外，根据情况或状态，可以互相将施加到布线的“电位”变换为“信号”。反之亦然，有时可以将“信号”变换为“电位”。
[0039]
在本说明书等中，半导体的杂质是指构成半导体膜的主要成分之外的物质。例如，浓度低于0.1atomic％的元素是杂质。当包含杂质时，例如，半导体中的缺陷态密度有可能提高，载流子迁移率有可能降低或结晶性有可能降低。在半导体是氧化物半导体时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，尤其是，例如有氢(也包含于水中)、锂、钠、硅、硼、磷、碳、氮等。具体而言，当半导体是硅层时，作为改变半导体特性的杂质，例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
[0040]
在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。作为开关的一个例子，可以使用电开关或机械开关等。换而言之，开关只要可以控制电流，就不局限于特定的元件。
[0041]
电开关的例子包括晶体管(例如双极晶体管或mos晶体管等)、二极管(例如pn二极管、pin二极管、肖特基二极管、金属-绝缘体-金属(mim：metal insulator metal)二极管、金属-绝缘体-半导体(mis：metal insulator semiconductor)二极管或者二极管接法的晶体管等)或者组合这些元件的逻辑电路等。当作为开关使用晶体管时，晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态。此外，晶体管的“非导通状态”是指晶体管的源电极与漏电极在电性上断开的状态。当将晶体管仅用作开关时，对晶体管的极性(导电型)没有特别的限制。
[0042]
作为机械开关的例子，可以举出利用了mems(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。
[0043]
此外，在本说明书等中，“通态电流”有时是指在晶体管处于开启状态时流过源极和漏极之间的电流。此外，“关态电流”有时是指在晶体管处于关闭状态时流过源极和漏极之间的电流。
[0044]
在本说明书中，“平行”是指两条直线形成的角度为-10
°
以上且10
°
以下的状态。因此，也包括该角度为-5
°
以上且5
°
以下的状态。“大致平行”是指两条直线形成的角度为-30
°
以上且30
°
以下的状态。此外，“垂直”是指两条直线形成的角度为80
°
以上且100
°
以下的状态。因此，也包括该角度为85
°
以上且95
°
以下的状态。“大致垂直”是指两条直线形成的角度为60
°
以上且120
°
以下的状态。
[0045]
在本说明书等中，关于计数值或计量值、换算成计数值或计量值的对象、方法以及现象等，当提到“同一”、“相同”、“相等”或“均匀”等时，除非特别叙述，包括
±
20％的误差。
[0046]
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(oxide semiconductor，也可以简称为os)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物能够构成包括具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时，该金属氧化物称为金属氧化物半导体(metal oxide semiconductor)。此外，也可以将os晶体管称为包含金属氧化物或氧化物半导体的晶体管。
[0047]
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metal oxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[0048]
此外，在本说明书等中，各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。此外，当在一个实施方式中示出多个结构例子时，可以适当地组合这些结构例子。
[0049]
此外，可以将某一实施方式中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和另一个或多个其他实施方式中说明的内容(或其一部分)中的至少一个内容。
[0050]
注意，实施方式中说明的内容是指各实施方式(或实施例)中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
[0051]
此外，通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和另一个或多个其他实施方式中示出的附图(或其一部分)中的至少一个附图组合，可以构成更多图。
[0052]
参照附图说明本说明书所记载的实施方式。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在实施方式中的发明的结构中，有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。在立体图或俯视图等中，为了明确起见，有时省略部分构成要素的图示。
[0053]
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸或纵横比。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
[0054]
此外，在本说明书等中，在多个要素使用同一符号并且需要区分它们时，有时对符号附加“_1”，“[n]”，“[m，n]”等用于识别的符号。例如，有时将两个布线gl分别记为布线gl[1]和布线gl[2]。
[0055]
(实施方式1)在本实施方式中，使用附图说明被用作根据本发明的一个方式的存储装置的存储单元100的结构例子及制造方法例子。
[0056]
《存储装置的结构例子》
图1a示出本发明的一个方式的存储单元100的立体图。存储单元100是具有三维叠层结构的存储装置。图1a示出存储单元100的内部结构，省略了存储单元100的一部分。注意，有时在附图中附上表示x方向、y方向以及z方向的箭头。x方向、y方向以及z方向是彼此正交的方向。在本说明书等中，有时将x方向、y方向或z方向称为“第一方向”。此外，有时将其他另一个称为“第二方向”。此外，有时将剩下的一个称为“第三方向”。注意，在本实施方式等中，将后述的结构体130延伸的方向称为z方向。
[0057]
图1b是示出图1a所示的存储单元100的一部分的截面图。此外，图1b是从y方向看存储单元100的部分的截面图。此外，图1b是穿过中心轴108的xz面的截面图。图2a是从z方向看图1b中的点划线a1-a2所示的部分的截面图。图2b是从z方向看图1b中的点划线b1-b2所示的部分的截面图。
[0058]
存储单元100包括配置在衬底(未图示)上方的多个绝缘体101。多个绝缘体101从衬底一侧依次被层叠。在本实施方式等中，以绝缘体101[i]表示第i(i为1以上的整数)绝缘体101。图1b示出配置在绝缘体101[i]上方的绝缘体101[i+1]，配置在绝缘体101[i+1]上方的绝缘体101[i+2]。此外，在绝缘体101[i]与绝缘体101[i+1]之间包括导电体102，在绝缘体101[i+1]与绝缘体101[i+2]之间包括导电体103。注意，绝缘体101、导电体102以及导电体103在y方向上延伸。另外，存储单元100以覆盖绝缘体101、导电体102及导电体103的侧面的方式包括绝缘体121。
[0059]
此外，存储单元100包括结构体130。结构体130沿着中心轴108在z方向上延伸。图3示出结构体130的立体图。结构体130具有柱状的形状。图3示出结构体130的内部结构，省略了结构体130的一部分。结构体130的一部分被用作存储单元100的一部分。此外，如图1及图3所示，结构体130具有在z方向上延伸的侧面上的凹凸。
[0060]
在本实施方式中示出从z方向看结构体130时的外周形状为圆形的情况，但是结构体130的外周形状也可以不局限于圆形。例如，可以为三角形或四角形等多边形。此外，结构体130的外周形状既可由曲线构成又可由曲线和直线的组合构成。
[0061]
结构体130包括与导电体102交叉的区域(也称为“交叉部r”)及与导电体103交叉的区域(也称为“交叉部w”)。此外，结构体130包括绝缘体111、功能体112、绝缘体113、半导体114、导电体115、绝缘体116、半导体117、绝缘体118及导电体119。
[0062]
具体而言，导电体119沿着中心轴108在z方向延伸，绝缘体118与导电体119相邻地设置。此外，半导体117与绝缘体118相邻地设置。此外，绝缘体116与半导体117相邻地设置。
[0063]
此外，结构体130在交叉部w与绝缘体116相邻地设置半导体114，与半导体114相邻地设置绝缘体113，与绝缘体113相邻地设置功能体112，与功能体112相邻地设置绝缘体111。图2a是在交叉部w与z方向垂直的方向的截面图。在交叉部w，绝缘体111、功能体112、绝缘体113、半导体114、绝缘体116、半导体117及绝缘体118围绕导电体119设置为同心状。
[0064]
此外，结构体130在交叉部r与绝缘体116相邻地设置导电体115，与导电体115相邻地设置半导体114，与半导体114相邻地设置绝缘体113。图2b是在交叉部r与z方向垂直的方向的截面图。在交叉部r，绝缘体113、半导体114、导电体115、绝缘体116、半导体117及绝缘体118围绕导电体119设置为同心状。
[0065]
在交叉部w，绝缘体111、功能体112、绝缘体113、半导体114及导电体103用作晶体管wtr。也就是说，晶体管wtr形成在交叉部w。
[0066]
在交叉部w，导电体103用作晶体管wtr的栅电极。由此，绝缘体111、功能体112及绝缘体113用作晶体管wtr的栅极绝缘体。半导体114用作被形成晶体管wtr的沟道的半导体。
[0067]
此外，在交叉部w，导电体119有时用作晶体管wtr的背栅电极。由此，绝缘体116、半导体117及绝缘体118有时用作晶体管wtr的背栅极绝缘体。图2a也是从z方向看晶体管wtr的截面图。
[0068]
在交叉部r，导电体119、绝缘体118、半导体117、绝缘体116及导电体115用作晶体管rtr。此外，导电体115、半导体114、绝缘体113及导电体102用作电容器cs。也就是说，晶体管rtr及电容器cs形成在交叉部r。
[0069]
在交叉部r，导电体115用作晶体管rtr的栅电极。由此，绝缘体116用作栅极绝缘体。半导体117用作被形成晶体管rtr的沟道的半导体。另外，导电体119有时用作晶体管rtr的背栅电极。因此，绝缘体118有时用作晶体管rtr的背栅极绝缘体。图2b也是从z方向看晶体管rtr的截面图。
[0070]
此外，晶体管wtr包括的功能体112可以用作电荷存储层。通过在功能体112中储存电荷，可以控制晶体管wtr的阈值电压。例如，通过将晶体管wtr的阈值电压变大，可以将晶体管wtr为常关闭型晶体管。
[0071]
对功能体112的电荷注入可以从导电体103通过绝缘体111进行。在此情况下，绝缘体111被用作注入层且绝缘体113被用作阻挡层。此外，对功能体112的电荷注入也可以从半导体114通过绝缘体113进行。在此情况下，绝缘体113被用作注入层且绝缘体111被用作阻挡层。从垂直于z方向的方向看时的注入层的厚度优选比阻挡层薄。
[0072]
在由氧化物、氮化物及氧化物分别构成绝缘体111、功能体112及绝缘体113的情况下，可以将晶体管wtr称为monos(metal oxide nitride oxide semiconductor)型晶体管。
[0073]
此外，在作为monos型晶体管的栅电极使用n型硅或p型硅的情况下，可以将该晶体管称为sonos(silicon oxide nitride oxide semiconductor)型晶体管。
[0074]
同样地，在作为栅电极使用氮化钽且作为阻挡层使用氧化铝的情况下，可以将该晶体管称为tanos(tantalum nitridealuminium oxide nitride oxide semiconductor)型晶体管。
[0075]
此外，在作为栅电极使用氮化钽且作为阻挡层使用氧化铪的情况下，可以将该晶体管称为thnos(tantalum nitride hafnium oxide nitride oxide semiconductor)型晶体管。
[0076]
被用作电荷存储层的功能体112优选使用其带隙比绝缘体111及绝缘体113小的材料。例如，作为绝缘体111及绝缘体113使用氧化硅，作为功能体112使用氮化硅等绝缘体即可。在作为功能体112使用氮化硅的情况下，优选使用高浓度硅的氮化硅。例如，在作为绝缘体111及绝缘体113使用氮化硅的情况下，作为功能体112使用硅的含量比用于绝缘体111及绝缘体113的氮化硅多的氮化硅即可。
[0077]
此外，用作电荷存储层的功能体112也可以为半导体。例如，作为功能体112可以使用硅半导体等。将作为功能体112使用半导体的晶体管wtr可以称为fg(floating gate)型晶体管。
[0078]
绝缘体111、功能体112及绝缘体113也可以各自为多层的叠层。例如，用作阻挡层的绝缘体也可以具有氧化硅和氧化铝的叠层。
[0079]
图4a示出存储单元100的等效电路图。在图4a中，晶体管wtr的源极和漏极中的一个与半导体114电连接，晶体管wtr的源极和漏极中的另一个与晶体管rtr的栅极电连接。晶体管wtr的栅极与导电体103电连接。晶体管wtr是在栅极与半导体层之间具有电荷存储层的晶体管。
[0080]
半导体114的一部分用作晶体管wtr的沟道形成区域。此外，半导体114的另一部分用作晶体管wtr的源极或漏极。此外，半导体114也可以用作电极或布线。此外，导电体103的一部分用作晶体管wtr的栅极。
[0081]
图4a示出的晶体管rtr为包括背栅极的晶体管。在本实施方式中，导电体119的一部分用作晶体管rtr的背栅极。此外，半导体114的另一部分及导电体115用作晶体管rtr的栅极。此外，导电体102的一部分用作电容器cs的另一个电极。半导体117的一部分用作晶体管rtr的源极和漏极中的一个。半导体117的另一部分用作晶体管rtr的源极和漏极中的另一个。此外，半导体117也可以用作电极或布线。
[0082]
此外，如图4b所示，晶体管rtr也可以不具有背栅极。图4b相当于后述的存储单元100b及存储单元100c的等效电路图。此外，如图4c所示，晶体管wtr也可以具有背栅极。图4c示出晶体管wtr的背栅极与导电体119电连接的电路结构例子，但是除了导电体119以外还可以设置与晶体管wtr的背栅极电连接的导电体。此外，还可以采用图5a或图5b所示的电路结构。
[0083]
导电体102用作电容器cs的一个电极。导电体115及半导体114的另一部分用作电容器cs的另一个电极。在本说明书等中，晶体管rtr的栅极、晶体管wtr的源极和漏极中的另一个以及电容器cs中的另一个电极电连接的节点被称为节点nd。
[0084]
图6示出具有四个存储单元100(存储单元100[1]至存储单元100[4])的存储器串200的截面图。图6所示的存储器串200具有9层的绝缘体101(绝缘体101[1]至绝缘体101[9])和4层的导电体102(导电体102[1]至导电体102[4])以及4层的导电体103(导电体103[1]至导电体103[4])。
[0085]
图7示出存储器串200的等效电路图。存储器串200具有四个存储单元100串联连接的结构。由此，存储器串200是nand型存储装置。
[0086]
此外，在等效电路图等中，为了明确示出晶体管为os晶体管，有时对晶体管的电路符号添加“os”。同样，为了明确示出晶体管为si晶体管(被形成沟道的半导体层使用硅的晶体管)，有时对晶体管的电路符号添加“si”。在图7中，晶体管wtr及晶体管rtr都是os晶体管。
[0087]
在图7中，存储单元100[1]所具有的晶体管wtr、晶体管rtr以及电容器cs分别被记为晶体管wtr[1]、晶体管rtr[1]以及电容器cs[1]。存储单元100[2]至存储单元100[4]所具有的晶体管wtr、晶体管rtr以及电容器cs也同样。
[0088]
此外，存储器串200所具有的存储单元100的个数不局限于4。当存储器串200所具有的存储单元100的个数为n时，n为2以上的整数即可。
[0089]
此外，“多个存储单元100串联连接的结构”是指如下结构：存储单元100[k](k为1以上且n以下的整数)所包含的晶体管wtr[k]的漏极(或源极)与存储单元100[k+1]所包含的晶体管wtr[k+1]的源极(或漏极)电连接，并且存储单元100[k]所包含的晶体管rtr[k]的漏极(或源极)与存储单元100[k+1]所包含的晶体管rtr[k+1]的源极(或漏极)电连接。
[0090]
晶体管wtr及晶体管rtr中的被形成沟道的半导体可以使用单晶半导体、多晶半导体、微晶半导体以及非晶半导体等中的一个或多个。作为半导体材料，例如可以使用硅或锗等。此外，也可以使用硅锗、碳化硅、砷化镓、氧化物半导体、氮化物半导体等化合物半导体。
[0091]
此外，用于晶体管的半导体可以为叠层半导体。当半导体层具有叠层结构时，既可分别使用结晶状态不同的半导体，又可分别使用不同半导体材料。
[0092]
此外，半导体114及半导体117可以使用相同的材料，也可以使用不同的材料。例如，半导体114及半导体117的双方也可以为氧化物半导体。另外，半导体114及半导体117的双方也可以为硅。半导体114也可以为氧化物半导体而半导体117也可以为硅。半导体114也可以为硅而半导体117也可以为氧化物半导体。
[0093]
尤其是，晶体管wtr优选为在被形成沟道的半导体层中使用金属氧化物之一的氧化物半导体的晶体管。氧化物半导体的带隙为2ev以上，由此关态电流极少。通过使用os晶体管作为晶体管wtr，可以长期储存写入在节点nd(也称为“存储节点”)中的电荷。在使用os晶体管作为构成存储单元100的晶体管的情况下，该存储单元100可以被称为“os存储器”。此外，包括该存储单元100的存储器串200也可以被称为“os存储器”。
[0094]
包括os存储器的nand型存储装置也被称为“os nand型”或“os nand型存储装置”。此外，具有多个os存储器被层叠在z方向上的结构的os nand型存储装置也被称为“3d os nand型”或“3d os nand型存储装置”。
[0095]
此外，晶体管rtr也可以为在被形成沟道的半导体层中使用硅的晶体管(也称为“si晶体管”)。晶体管rtr可以由si晶体管形成，晶体管wtr可以由os晶体管形成。图8是晶体管wtr和晶体管rtr分别使用os晶体管和si晶体管时的存储器串200的等效电路图。
[0096]
os存储器即使停止电力供给也可以在1年以上，甚至为10年以上的期间储存被写入的数据。由此，可以将os存储器看作非易失性存储器。
[0097]
此外，因为写入到os存储器的电荷量长期不变，所以os存储器不局限于2值(1位)而可以储存多值(多位)的数据。
[0098]
此外，os存储器采用将电荷通过os晶体管写入到节点的方式，由此不需要现有的快闪存储器所需的高电压，可以实现高速写入工作。此外，os存储器还不需要快闪存储器所需的数据改写之前的删除工作。此外，也不进行对浮动栅极或电荷俘获层的电荷注入以及从浮动栅极或电荷俘获层的电荷抽出，因此os存储器在实质上可以无限地进行数据的写入及读出。与现有的快闪存储器相比，os存储器的劣化更少且可以得到更高的可靠性。
[0099]
此外，os存储器不像磁电阻随机存储器(mram)或可变电阻式存储器(reram)那样发生原子级的结构变化。因此，os存储器具有比磁电阻随机存储器及可变电阻式存储器高的改写耐性。
[0100]
此外，即使在高温环境下，os晶体管的关态电流也几乎不增加。具体而言，即使在室温以上且200℃以下的环境温度下，关态电流也几乎不增加。此外，即使在高温环境下，os晶体管的通态电流也不容易下降。包括os存储器的存储装置即使在高温环境下也稳定地工作并具有高可靠性。此外，os晶体管的源极与漏极间的绝缘耐压高。通过将os晶体管用作构成半导体装置的晶体管，可以实现即使在高温环境下也稳定地工作并具有高可靠性的半导体装置。
[0101]
此外，如图9所示，根据目的或用途等，晶体管wtr可以使用si晶体管，晶体管rtr可
以使用os晶体管。此外，如图10所示，根据目的或用途等，晶体管wtr和晶体管rtr都可以使用si晶体管。
[0102]
像存储器串200那样，通过在z方向上连续设置多个存储单元100，可以增加每单位面积的存储容量。
[0103]
此外，为了增加使用存储单元100或存储器串200的半导体装置的存储容量，将多个存储单元100或多个存储器串200设置为交错形状(参照图11a)或格子状(参照图11b)即可。图11a和图11b是存储器串的俯视图。
[0104]
表1示出由si晶体管构成的3d nand型存储装置和3d os nand型存储装置的对比。
[0105]
[表1]
[0106]
[变形例]接着，说明存储单元100的变形例子。以下说明的存储单元的变形例子可以与本说明书等所示的另一存储单元适当地组合。
[0107]
图12a是存储单元100a的截面图。存储单元100a为存储单元100的变形例子。因此，在本实施方式等中，主要说明存储单元100a和存储单元100的不同点。
[0108]
如图12a所示的存储单元100a那样，本发明的一个方式的存储单元也可以在交差部r中与绝缘体116相邻地设置半导体114，与半导体114相邻地设置导电体115且与导电体115相邻地设置绝缘体113。
[0109]
在存储单元100a中，导电体119、绝缘体118、半导体117、绝缘体116、半导体114及导电体115用作晶体管rtr。半导体114有时用作栅极。此外，半导体114有时用作栅极绝缘体。此外，导电体115、绝缘体113及导电体102用作电容器cs。
[0110]
图12b示出存储单元100b的截面图。存储单元100b是存储单元100的变形例子。像
存储单元100b那样，也可以省略用作背栅极的导电体119的形成而由绝缘体118嵌入。通过不设置导电体119，可以简化制造工序，并可以提高存储装置的生产率。
[0111]
图13示出存储单元100c的截面图。存储单元100c是存储单元100的变形例子，也是存储单元100b的变形例子。像存储单元100c那样，也可以省略用作背栅极的导电体119的形成，并且不嵌入形成导电体119的区域而形成空洞120。通过不设置导电体119而形成空洞，可以简化制造工序，并可以进一步提高存储装置的生产率。
[0112]
[存储单元的构成材料]以下说明可用于存储单元100等的构成材料。
[0113]
[衬底]存储单元100及存储器串200可以设置在衬底上。作为衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。此外，作为半导体衬底，例如可以举出以硅或锗等为材料的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌、氧化镓或氮化镓(gan)等构成的化合物半导体衬底。并且，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如为soi(silicon on insulator；绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。此外，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻元件、开关元件、发光元件、存储元件等。
[0114]
[绝缘体]作为绝缘体，可以举出具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
[0115]
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
[0116]
作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或含有硅及铪的氮化物等。
[0117]
作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
[0118]
此外，通过使具有抑制氢等杂质及氧的透过的功能的绝缘体围绕os晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮化
铝、氮氧化硅、氮化硅等金属氮化物。
[0119]
在本说明书等中，“氧氮化物”是指作为主要成分含氧量多于含氮量的材料。例如，“氧氮化硅”是指含氧量多于含氮量的包含硅、氮及氧的材料。此外，在本说明书等中，“氮氧化物”是指作为主要成分含氮量多于含氧量的材料。例如，“氮氧化铝”是指含氮量多于含氧量的包含铝、氮及氧的材料。
[0120]
此外，在使用氧化物半导体作为半导体114及/或半导体117的情况下，被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于半导体114及/或半导体117的结构，可以填补半导体114及/或半导体117所包含的氧空位。
[0121]
此外，作为绝缘体，既可使用由上述材料形成的一个绝缘层，又可使用由上述材料形成的多个绝缘层的叠层。
[0122]
例如，在设置接触于导电体的绝缘体的情况下，该绝缘体优选使用具有抑制透过氧的功能的绝缘体，以防止导电体的氧化。例如，作为该绝缘体，优选使用氧化铪、氧化铝或氮化硅等。
[0123]
此外，在设置接触于导电体的叠层绝缘体的情况下，接触于导电体的绝缘体优选使用具有抑制透过氧的功能的绝缘体。例如，可以使用氧化铪形成接触于导电体的绝缘体，并使用氧氮化硅形成接触于该绝缘体的绝缘体。
[0124]
[导电体]作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
[0125]
此外，作为导电体，既可使用由上述材料形成的一个导电层，又可使用由上述材料形成的多个导电层的叠层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。此外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。此外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
[0126]
此外，在将作为金属氧化物之一的氧化物半导体用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
[0127]
尤其是，作为被用作栅电极的导电体，优选使用包含含在被形成沟道的氧化物半导体中的金属元素及氧的导电材料。此外，也可以使用包含上述金属元素及氮的导电材料。例如，可以使用氮化钛、氮化钽等包含氮的导电材料。此外，也可以使用铟锡氧化物、包含氧
化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。此外，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成有沟道的氧化物半导体所包含的氢。或者，有时可以俘获从外方的绝缘体等混入的氢。
[0128]
[氧化物半导体]作为半导体114及/或半导体117，优选使用被用作半导体的金属氧化物(氧化物半导体)。尤其是，半导体114优选使用氧化物半导体。下面，对可用于存储单元100的氧化物半导体进行说明。
[0129]
氧化物半导体优选至少包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含铝、镓、钇、锡等。此外，也可以包含选自硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
[0130]
在此考虑氧化物半导体为包含铟、元素m及锌的in-m-zn氧化物的情况。注意，元素m为铝、镓、钇或锡等中的一个或多个。作为可以应用于元素m的其他元素，有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁、钴等。注意，作为元素m有时也可以组合多个上述元素。
[0131]
[结晶结构的分类]首先，对氧化物半导体中的结晶结构的分类参照图14a进行说明。图14a是说明氧化物半导体，典型为igzo(包含in、ga、zn的金属氧化物)的结晶结构的分类的图。
[0132]
如图14a所示，氧化物半导体大致分为“amorphous(无定形)”、“crystalline(结晶性)”、“crystal(结晶)”。此外，completely amorphous包含在“amorphous”中。此外，在“crystalline”中包含caac(c-axis-aligned crystalline)、nc(nanocrystalline)及cac(cloud-aligned composite)。此外，在“crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous。此外，在“crystal”中包含single crystal及poly crystal。
[0133]
此外，图14a所示的外框线被加粗的部分中的结构是介于“amorphous(无定形)”与“crystal(结晶)”之间的中间状态，是属于新颖的边界区域(new crystalline phase)的结构。换言之，该结构与“crystal(结晶)”或在能量性上不稳定的“amorphous(无定形)”可以说是完全不同的结构。
[0134]
可以使用x射线衍射(xrd：x-ray diffraction)谱对膜或衬底的结晶结构进行评价。在此，图14b示出被分类为“crystalline”的caac-igzo膜的通过gixd(grazing-incidence xrd)测量而得到的xrd谱。此外，将gixd法也称为薄膜法或seemann-bohlin法。下面，将图14b所示的通过gixd测量而得到的xrd谱简单地记为xrd谱。此外，图14b所示的caac-igzo膜的组成是in：ga：zn＝4：2：3[原子个数比]附近。此外，图14b所示的caac-igzo膜的厚度为500nm。
[0135]
如图14b所示，在caac-igzo膜的xrd谱中检测出表示明确的结晶性的峰值。具体而言，在caac-igzo膜的xrd谱中，2θ＝31
°
附近检测出表示c轴取向的峰值。此外，如图14b所示那样，2θ＝31
°
附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
[0136]
此外，可以使用纳米束电子衍射法(nbed：nano beam electron diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图14c示出caac-igzo膜的衍射图案。图14c是将电子束向平行于衬底的方向入射的nbed观察的衍射图
案。此外，图14c所示的caac-igzo膜的组成是in：ga：zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
[0137]
如图14c所示那样，在caac-igzo膜的衍射图案中观察到表示c轴取向的多个斑点。
[0138]
[氧化物半导体的结构]此外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图14a不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述caac-os(c axis aligned crystalline oxide semiconductor)及nc-os(nanocrystalline oxide semiconductor)。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-like os(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
[0139]
在此，对上述caac-os、nc-os及a-like os的详细内容进行说明。
[0140]
[caac-os]caac-os是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指caac-os膜的厚度方向、caac-os膜的被形成面的法线方向、或者caac-os膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，caac-os具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，caac-os是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
[0141]
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
[0142]
此外，在in-m-zn氧化物中，caac-os有包括含有层叠有铟(in)及氧的层(以下，in层)、含有元素m、锌(zn)及氧的层(以下，(m，zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素m可以彼此置换。因此，有时(m，zn)层包含铟。此外，有时in层包含元素m。注意，有时in层包含zn。该层状结构例如在高分辨率tem图像中被观察作为晶格像。
[0143]
例如，当对caac-os膜使用xrd装置进行结构分析时，在使用θ/2θ扫描的out-of-plane xrd测量中，在2θ＝31
°
或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成caac-os的金属元素的种类、组成等变动。
[0144]
此外，例如，在caac-os膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
[0145]
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在caac-os的畸变附近观察不到明确的晶界(grain boundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于caac-os因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
[0146]
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的caac-os是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成caac-os，优选为包含zn的结构。例如，与in氧化物相比，in-zn氧化物及in-ga-zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
[0147]
caac-os是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在caac-os中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说caac-os是杂质或缺陷(氧缺陷等)少的氧化物半导体。因此，包含caac-os的氧化物半导体的物理性质稳定。因此，包含caac-os的氧化物半导体具有高耐热性及可靠性良好。此外，caac-os对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在os晶体管中使用caac-os，可以扩大制造工序的自由度。
[0148]
[nc-os]在nc-os中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-os具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-os在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-os在某些分析方法中与a-like os或非晶氧化物半导体没有差别。例如，在对nc-os膜使用xrd装置进行结构分析时，在使用θ/2θ扫描的out-of-plane xrd测量中，不检测出表示结晶性的峰值。此外，在对nc-os膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-os膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子射线)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[0149]
[a-like os]a-like os是具有介于nc-os与非晶氧化物半导体之间的结构的氧化物半导体。a-like os包含空洞或低密度区域。也就是说，a-like os的结晶性比nc-os及caac-os的结晶性低。此外，a-like os的膜中的氢浓度比nc-os及caac-os的膜中的氢浓度高。
[0150]
[氧化物半导体的结构]接着，说明上述的cac-os的详细内容。此外，说明cac-os与材料构成有关。
[0151]
[cac-os]cac-os例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
[0152]
再者，cac-os是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说，cac-os是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
[0153]
在此，将相对于构成in-ga-zn氧化物的cac-os的金属元素的in、ga及zn的原子个数比的每一个记为[in]、[ga]及[zn]。例如，在in-ga-zn氧化物的cac-os中，第一区域是其[in]大于cac-os膜的组成中的[in]的区域。此外，第二区域是其[ga]大于cac-os膜的组成中的[ga]的区域。此外，例如，第一区域是其[in]大于第二区域中的[in]且其[ga]小于第二区域中的[ga]的区域。此外，第二区域是其[ga]大于第一区域中的[ga]且其[in]小于第一区域中的[in]的区域。
[0154]
具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以in为主要成分的区域。此外，可以将上述第二区域称为以ga为主要成分的区域。
[0155]
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
[0156]
例如，在in-ga-zn氧化物的cac-os中，根据通过能量分散型x射线分析法(edx：energy dispersive x-ray spectroscopy)取得的edx分析图像(edx-mapping)，可确认到具有以in为主要成分的区域(第一区域)及以ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
[0157]
在将cac-os用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使cac-os具有开关功能(控制导通/关闭的功能)。换言之，在cac-os的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将cac-os用于晶体管，可以实现高通态电流(i
on
)、高场效应迁移率(μ)及良好的开关工作。
[0158]
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like os、cac-os、nc-os、caac-os中的两种以上。
[0159]
[包括氧化物半导体的晶体管]在此，说明将上述氧化物半导体用于晶体管的情况。
[0160]
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
[0161]
此外，优选将载流子浓度低的氧化物半导体用于晶体管的沟道形成区域。例如，氧化物半导体的沟道形成区域中的载流子浓度优选为1
×
10
18
cm-3
以下，更优选低于1
×
10
17
cm-3
，进一步优选低于1
×
10
16
cm-3
，更进一步优选低于1
×
10
13
cm-3
，还进一步优选低于1
×
10
12
cm-3
。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为“高纯度本征”或“实质上高纯度本征”的氧化物半导体。此外，有时将高纯度本征或实质上高纯度本征称为“i型”或“实质上i型”。
[0162]
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
[0163]
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体
管的电特性不稳定。
[0164]
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[0165]
[杂质]在此，说明氧化物半导体中的各杂质的影响。
[0166]
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体的沟道形成区域中的硅或碳的浓度、氧化物半导体的与沟道形成区域的界面附近的硅或碳的浓度(通过二次离子质谱分析法(sims：secondary ion mass spectrometry)测得的浓度)设定为2
×
10
18
atoms/cm3以下，优选为2
×
10
17
atoms/cm3以下。
[0167]
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用sims分析测得的氧化物半导体的沟道形成区域中的碱金属或碱土金属的浓度设定为1
×
10
18
atoms/cm3以下，优选为2
×
10
16
atoms/cm3以下。
[0168]
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用sims测得的氧化物半导体的沟道形成区域中的氮浓度设定为低于5
×
10
19
atoms/cm3，优选为5
×
10
18
atoms/cm3以下，更优选为1
×
10
18
atoms/cm3以下，进一步优选为5
×
10
17
atoms/cm3以下。
[0169]
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧缺陷。当氢进入该氧缺陷时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体的沟道形成区域中的氢。具体而言，在氧化物半导体的沟道形成区域中，将利用sims测得的氢浓度设定为低于1
×
10
20
atoms/cm3，优选低于5
×
10
19
atoms/cm3，更优选低于1
×
10
19
atoms/cm3，进一步优选低于5
×
10
18
atoms/cm3，还进一步优选低于1
×
10
18
atoms/cm3。
[0170]
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
[0171]
[其他半导体材料]可以用于半导体114及半导体117的半导体材料不局限于上述氧化物半导体。作为半导体114及半导体117，也可以使用具有带隙的半导体材料(不是零带隙半导体的半导体材料)。例如，可以将硅等单个元素的半导体、砷化镓等化合物半导体、被用作半导体的层状物质(也称为原子层物质、二维材料等)等用于半导体材料。特别是，优选将被用作半导体的层状物质用于半导体材料。
[0172]
在此，在本说明书等中，层状物质是具有层状结晶结构的材料群的总称。层状结晶结构是由共价键或离子键形成的层通过如范德华力那样的比共价键或离子键弱的键合层叠的结构。层状物质在每单位层中具有高导电性，即，具有高二维导电性。通过将被用作半导体并具有高二维导电性的材料用于沟道形成区域，可以提供通态电流大的晶体管。
[0173]
作为层状物质，有石墨烯、硅烯、硫族化物等。硫族化物是包含氧族元素的化合物。此外，氧族元素是属于第16族的元素的总称，其中包括氧、硫、硒、碲、钋、鉝。此外，作为硫族化物，可以举出过渡金属硫族化物、第13族硫族化物等。
[0174]
作为用于本发明的一个方式的半导体装置的半导体材料，例如优选使用被用作半导体的过渡金属硫族化物。具体而言，可以举出硫化钼(典型的是mos2)、硒化钼(典型的是mose2)、碲化钼(典型的是mote2)、硫化钨(典型的是ws2)、硒化钨(典型的是wse2)、碲化钨(典型的是wte2)、硫化铪(典型的是hfs2)、硒化铪(典型的是hfse2)、硫化锆(典型的是zrs2)、硒化锆(典型的是zrse2)等。
[0175]
[成膜方法]当形成导电体、绝缘体、半导体时，可以使用溅射法、cvd法、分子束外延(mbe：molecular beam epitaxy)法、脉冲激光沉积(pld：pulsed laser deposition)法或原子层沉积(ald：atomic layer deposition)法等。
[0176]
注意，cvd法可以分为利用等离子体的等离子体增强cvd(pecvd：plasma enhanced cvd，也称为化学气相沉积)法、利用热量的热cvd(tcvd：thermal cvd)法及利用光的光cvd(photo cvd)法等。再者，可以根据使用的源气体分类为金属cvd(mcvd：metal cvd，也称为有机金属化学气相沉积)法及有机金属cvd(mocvd：metal organic cvd)法。
[0177]
通过利用等离子体cvd法，可以以较低的温度得到高品质的膜。此外，因为在热cvd法中不使用等离子体，所以能够减少对被处理物造成的等离子体损伤。例如，包括在半导体装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚(charge up)。此时，有时由于所累积的电荷而使包括在半导体装置中的布线、电极、元件等受损伤。另一方面，因为在不使用等离子体的热cvd法的情况下不产生上述等离子体损伤，所以能够提高半导体装置的成品率。此外，在热cvd法中，不产生成膜时的等离子体损伤，因此能够得到缺陷较少的膜。
[0178]
此外，ald法也是能够减少对被处理物造成的等离子体损伤的成膜方法。此外，在利用ald法的成膜时不产生等离子体损伤，所以能够得到缺陷较少的膜。
[0179]
不同于从靶材等中被释放的粒子沉积的成膜方法，cvd法及ald法是因被处理物表面的反应而形成膜的形成方法。因此，通过cvd法及ald法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，通过ald法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ald法适合用于形成覆盖纵横比高的开口部的表面的膜。但是，ald法的成膜速度比较慢，所以有时优选与成膜速度快的cvd法等其他成膜方法组合而使用。
[0180]
cvd法或ald法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用cvd法或ald法时，可以通过调整源气体的流量比形成任意组成的膜。此外，例如，当使用cvd法或ald法时，可以通过一边形成膜一边改变源气体的流量比来形成其组成连续变化的膜。在一边改变源气体的流量比一边形成膜时，因为不需要传送及调整压力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以缩短成膜时间。因此，有时可以提高半导体装置的生产率。
[0181]
此外，以如下方法进行利用ald法的成膜：将处理室内的压力设定为大气压或减压，将用来反应的源气体依次引入处理室，并且按该顺序反复地引入气体。例如，通过切换各开关阀(也称为高速阀)来将两种以上的源气体依次供应到处理室内，为了防止多种源气
体混合，在引入第一源气体的同时或之后引入惰性气体(氩或氮等)等，然后引入第二源气体。注意，当同时引入第一源气体及惰性气体时，惰性气体被用作载流子气体，此外，可以在引入第二源气体的同时引入惰性气体。此外，也可以不引入惰性气体而通过真空抽气将第一源气体排出，然后引入第二源气体。第一源气体附着到衬底表面形成第一较薄的层，之后引入的第二源气体与该第一层起反应，由此第二较薄的层层叠在第一较薄的层上而形成薄膜。通过按该顺序反复多次地引入气体直到获得所希望的厚度为止，可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据按顺序反复引入气体的次数来进行调节，因此，ald法可以准确地调节厚度而适用于制造微型fet。
[0182]
利用mocvd法或ald法等热cvd法可以形成金属膜、半导体膜、无机绝缘膜等各种膜，例如，当形成in-ga-zn-o膜时，可以使用三甲基铟(in(ch3)3)、三甲基镓(ga(ch3)3)及二甲基锌(zn(ch3)2)。此外，不局限于上述组合，也可以使用三乙基镓(ga(c2h5)3)代替三甲基镓，并使用二乙基锌(zn(c2h5)2)代替二甲基锌。
[0183]
例如，在使用利用ald法的沉积装置形成氧化铪膜时，使用如下两种气体：通过使包含溶剂和铪前体化合物的液体(铪醇盐、四二甲基酰胺铪(tdmah，hf[n(ch3)2]4)等铪酰胺)气化而得到的源气体；以及用作氧化剂的臭氧(o3)。此外，作为其他材料有四(乙基甲基酰胺)铪等。
[0184]
例如，在使用利用ald法的沉积装置形成氧化铝膜时，使用如下两种气体：通过使包含溶剂和铝前体化合物的液体(三甲基铝(tma、al(ch3)3)等)气化而得到的源气体；以及用作氧化剂的h2o。此外，作为其他材料有三(二甲基酰胺)铝、三异丁基铝、铝三(2，2，6，6-四甲基-3，5-庚二酮酸)等。
[0185]
例如，在使用利用ald法的沉积装置形成氧化硅膜时，使六氯乙硅烷附着在被成膜面上，供应氧化气体(o2、一氧化二氮)的自由基使其与附着物起反应。
[0186]
例如，在使用利用ald法的沉积装置形成钨膜时，依次反复引入wf6气体和b2h6气体形成初始钨膜，然后依次反复引入wf6气体和h2气体形成钨膜。注意，也可以使用sih4气体代替b2h6气体。
[0187]
例如，在使用利用ald法的沉积装置形成氧化物半导体膜如in-ga-zn-o膜时，依次反复引入in(ch3)3气体和o3气体形成in-o层，然后依次反复引入ga(ch3)3气体和o3气体形成gao层，之后依次反复引入zn(ch3)2气体和o3气体形成zno层。注意，这些层的顺序不局限于上述例子。此外，也可以使用这些气体来形成混合氧化物层如in-ga-o层、in-zn-o层、ga-zn-o层等。注意，虽然也可以使用利用ar等惰性气体进行鼓泡而得到的h2o气体代替o3气体，但是优选使用不包含h的o3气体。此外，也可以使用in(c2h5)3气体代替in(ch3)3气体。此外，也可以使用ga(c2h5)3气体代替ga(ch3)3气体。此外，也可以使用zn(c2h5)2代替zn(ch3)2气体。
[0188]
《存储装置的制造方法例子》以下说明存储单元100的制造方法例子。
[0189]
首先，制造图15a所示的叠层体140。叠层体140包括绝缘体101、导电体102以及导电体103。绝缘体101[i]配置在衬底(未图示)的上方，导电体102配置在绝缘体101[i]上，绝缘体101[i+1]配置在导电体102上，导电体103配置在绝缘体101[i+1]上，并且绝缘体101[i+2]配置在导电体103上。
[0190]
作为绝缘体101，优选使用减少了水或氢等杂质浓度的材料。例如，在热脱附谱分析法(tds(thermal desorption spectroscopy))中，50℃以上且500℃以下的范围内，将绝缘体101的每单位面积的氢分子的脱离量为2
×
10
15
molecules/cm2以下，优选为1
×
10
15
molecules/cm2以下，更优选为5
×
10
14
molecules/cm2以下，即可。此外，绝缘体101可以使用以加热释放氧的绝缘体。但是，可用于绝缘体101的材料不局限于上面的记载。
[0191]
此外，绝缘体101可以具有多个绝缘体的叠层结构。例如，绝缘体101可以具有氧化铪和氧氮化硅的叠层。在构成绝缘体101的多个绝缘体中，与导电体103接触的绝缘体优选使用上述具有抑制透过氧的功能的绝缘体。
[0192]
接着，在叠层体140上形成抗蚀剂掩模，并以抗蚀剂掩模为掩模进行蚀刻处理，由此去除绝缘体101、导电体103及导电体102的一部分，以在叠层体140中形成开口131(参照图15b)。
[0193]
例如，抗蚀剂掩模可以适当地使用光刻(lithography)法、印刷法、喷墨法等来形成。当通过喷墨方法形成抗蚀剂掩模时不使用光掩模，因此有时能够减少制造成本。此外，当进行蚀刻处理时，既可以使用干蚀刻法又可以使用湿蚀刻法，也可以使用该两种方法。利用干蚀刻法的加工适合于微细加工。
[0194]
此外，在光刻法中，首先通过掩模对抗蚀剂进行曝光。接着，使用显影液去除或留下所曝光的区域而形成抗蚀剂掩模。
[0195]
隔着该抗蚀剂掩模进行蚀刻处理来将导电体、半导体或绝缘体等加工为所希望的形状。例如，使用krf受激准分子激光、arf受激准分子激光、euv(extreme ultraviolet：极紫外)光等对抗蚀剂进行曝光来形成抗蚀剂掩模，即可。此外，也可以利用在衬底和投影透镜之间填满液体(例如，水)的状态下进行曝光的液浸技术。此外，也可以使用电子束或离子束代替上述光。注意，当使用电子束或离子束时不需要掩模。此外，在去除抗蚀剂掩模时，可以进行灰化处理等干蚀刻处理或湿蚀刻处理，也可以在进行干蚀刻处理之后进行湿蚀刻处理，又可以在进行湿蚀刻处理之后进行干蚀刻处理。
[0196]
或者，可以使用由绝缘体或导电体构成的硬掩模代替抗蚀剂掩模。当使用硬掩模时，可以在导电膜上形成成为硬掩模材料的绝缘膜或导电膜且在其上形成抗蚀剂掩模，然后对硬掩模材料进行蚀刻来形成所希望的形状的硬掩模。
[0197]
作为用来使用干蚀刻法进行蚀刻处理的干蚀刻装置，例如可以使用包括平行平板型电极的电容耦合型等离子体(ccp：capacitively coupledplasma)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以采用对平行平板型电极中的一个供应高频功率的结构。或者，也可以采用对平行平板型电极中的一个供应不同的多个高频功率的结构。或者，也可以采用对平行平板型电极的各个供应频率相同的高频功率的结构。或者，也可以采用对平行平板型电极的各个供应频率不同的高频功率的结构。或者，也可以利用具有高密度等离子体源的干蚀刻装置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(icp：inductively coupled plasma)蚀刻装置等。
[0198]
接着，蚀刻在开口131的侧面露出的导电体103的一部分，而使导电体103从开口131的侧面被后退(参照图16a)。可以得到与绝缘体101及导电体102的选择比的条件下进行蚀刻导电体103即可。
[0199]
接着，沿着开口131的侧面形成绝缘体111(参照图16b)。在开口131内露出的绝缘
体101、导电体103及导电体102的表面被绝缘体111覆盖。作为绝缘体111，例如使用氧化硅。注意，绝缘体111也可以具有多个绝缘体的叠层结构。
[0200]
接着，沿着绝缘体111的表面形成功能体112(参照图17a)。作为绝缘体111，例如使用氮化硅。注意，功能体112也可以具有多个绝缘体的叠层结构。
[0201]
接着，蚀刻开口131内的绝缘体111及功能体112的一部分。绝缘体111及功能体112的从z方向看时与绝缘体101重叠的部分以外被蚀刻(参照图17b)。
[0202]
接着，蚀刻在开口131的侧面露出的导电体102的一部分，而使导电体102从开口131的侧面后退(参照图18a)。在可以得到与绝缘体101及导电体103的选择比的条件下蚀刻导电体102即可。
[0203]
接着，沿着开口131的侧面形成绝缘体113(参照图18b)。在开口131内露出的绝缘体101、绝缘体111、功能体112及导电体102的表面被绝缘体113覆盖。
[0204]
在使用氧化物半导体作为半导体114的情况下，作为绝缘体113例如可以适当地使用氧化硅、氧氮化硅等。通过以与半导体114接触的方式设置包含氧的绝缘体，可以降低半导体114中的氧空位，由此可以提高晶体管的可靠性。
[0205]
具体而言，作为绝缘体113优选使用通过加热使一部分氧脱离的氧化物材料，即具有过剩氧区域的绝缘体材料。通过加热使氧脱离的氧化物是指在tds分析中的氧分子的脱离量为1.0
×
10
18
molecules/cm3以上，优选为1.0
×
10
19
molecules/cm3以上，进一步优选为2.0
×
10
19
molecules/cm3以上，或者3.0
×
10
20
molecules/cm3以上的氧化膜。进行上述tds分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。此外，绝缘体113也可以具有多个绝缘体的叠层结构。
[0206]
形成绝缘体113之后，也可以进行后述的加氧化处理。
[0207]
接着，沿着开口131的侧面形成半导体114及导电体115(参照图18b)。在本实施方式中，作为半导体114，使用具有in：ga：zn＝4：2：3[原子个数比]或近似的组成的氧化物半导体。
[0208]
此外，作为用于半导体114的半导体材料，例如也可以使用具有in：ga：zn＝4：2：3至4.1、in：ga：zn＝1：1：1、in：ga：zn＝5：1：6、in：ga：zn＝5：1：3或in：ga：zn＝10：1：3及近似的组成的金属氧化物。此外，作为用于半导体114的半导体材料，也可以使用具有in：zn＝5：1、或in：zn＝10：1及近似的组成的金属氧化物。此外，半导体114也可以使用氧化铟。
[0209]
此外，半导体114也可以具有多层的叠层结构。例如，半导体114也可以为具有in：ga：zn＝1：3：4、in：ga：zn＝1：3：2或in：ga：zn＝1：1：1的组成及近似的组成的金属氧化物与具有in：ga：zn＝4：2：3至4.1、in：ga：zn＝1：1：1、in：ga：zn＝5：1：6、in：ga：zn＝5：1：3或in：ga：zn＝10：1：3的组成及近似的组成的金属氧化物的叠层。
[0210]
此外，半导体114也可以为两层的具有in：ga：zn＝1：3：4、in：ga：zn＝1：3：2或in：ga：zn＝1：1：1的组成及近似的组成的金属氧化物之间夹有具有in：ga：zn＝4：2：3至4.1、in：ga：zn＝1：1：1、in：ga：zn＝5：1：6、in：ga：zn＝5：1：3或in：ga：zn＝10：1：3的组成及近似的组成的金属氧化物的三层结构。
[0211]
此外，在存储单元的制造工序中，加热处理优选在半导体114的表面露出的状态下进行。该加热处理例如优选以100℃以上且600℃以下，更优选以350℃以上且550℃以下进行。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性
气体的气氛下进行。例如，加热处理优选在氧气氛下进行。由此，对半导体114供应氧，从而可以减少氧空位(vo)。加热处理也可以在减压状态下进行。此外，也可以在氮气体或惰性气体的气氛下进行加热处理，然后为了填补脱离的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。此外，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理，然后连续地在氮气体或惰性气体的气氛下进行加热处理。
[0212]
此外，通过对半导体114进行供应氧的处理(也称为“加氧化处理”)，可以使所供应的氧填补半导体114中的氧空位，换言之可以促进“vo+o
→
null”的反应。再者，半导体114中残留的氢与被供给的氧发生反应而可以将氢以h2o的形态去除(脱水化)。由此，可以抑制残留在半导体114中的氢与氧空位再结合而形成voh。
[0213]
此外，通过在含氧气氛下进行微波处理，可以进行加氧化处理。在此情况下，对半导体114照射微波、rf等高频、氧等离子体、氧自由基等。微波处理例如优选使用包括用微波产生高密度等离子体的电源的微波处理装置。此外，微波处理装置也可以包括对衬底一侧施加rf的电源。通过使用高密度等离子体，可以生成高密度的氧自由基。此外，通过对衬底(未图示)一侧施加rf，可以将由高密度等离子体生成的氧离子高效地导入到开口131内。此外，上述微波处理优选在减压下进行，压力为60pa以上，优选为133pa以上，更优选为200pa以上，进一步优选为400pa以上即可。以50％以下的氧流量比o2/(o2+ar)，优选以10％以上30％以下的氧流量比进行。此外，处理温度为750℃以下，优选为500℃以下，例如400℃左右进行即可。此外，也可以在进行氧等离子体处理之后以不暴露于空气的方式连续进行加热处理。
[0214]
通过等离子体、微波等的作用，可以使半导体114包含的voh分开来从半导体114去除氢h。换言之，在半导体114中发生“v
oh→
h+v
o”、“vo+o
→
null”的反应而能够降低半导体114中的氢浓度。因此，可以减少半导体114中的氧空位及voh而降低载流子浓度。
[0215]
形成半导体114之后形成导电体115。在本实施方式中，作为导电体115形成钨。
[0216]
接着，蚀刻开口131内的导电体115的一部分。导电体115从z方向看时与半导体114重叠的部分以外被蚀刻(参照图19a)。由此，在开口131内半导体114及导电体115露出。也可以在半导体114及导电体115露出之后进行加氧化处理。
[0217]
接着，沿着开口131的侧面形成绝缘体116(参照图19b)。在开口131内露出的半导体114及导电体115的表面被绝缘体116覆盖。在使用氧化物半导体作为半导体114的情况下，作为绝缘体116例如可以适当地使用氧化硅、氧氮化硅等。通过以与半导体114接触的方式设置包含氧的绝缘体，可以降低半导体114中的氧空位，由此可以提高晶体管的可靠性。作为绝缘体116，也可以使用与绝缘体113同样的材料。绝缘体116也可以具有多个绝缘体的叠层结构。
[0218]
尤其是，在使用氧化物半导体作为半导体114及半导体117的情况下，绝缘体116优选为具有包含通过加热脱离的氧的区域的绝缘体。此外，绝缘体116也可以具有多个绝缘体的叠层结构。例如，在使用氧化物半导体作为半导体114及半导体117的情况下，绝缘体116也可以具有氧化硅或氧氮化硅、氧化铪或氧化铝以及氧化硅或氧氮化硅的三层结构。也就是说，也可以具有由两层的氧化硅或氧氮化硅夹持一层氧化铪或氧化铝的结构。此外，绝缘体116既可具有两层的叠层结构又可具有四层以上的叠层结构。
[0219]
也可以在形成绝缘体116之后进行加氧化处理(参照图20a)。
[0220]
接着，沿着开口131的侧面形成半导体117(参照图20b)。在开口131内露出的绝缘体116的表面被半导体117覆盖。在使用氧化物半导体作为半导体117的情况下，也可以与在使用氧化物半导体作为半导体114的情况同样地进行加氧化处理。
[0221]
接着，沿着开口131的侧面形成绝缘体118(参照图21a)。在开口131内露出的半导体117的表面被绝缘体118覆盖。在使用氧化物半导体作为半导体117的情况下，作为绝缘体118例如可以适当地使用氧化硅、氧氮化硅等。通过以与半导体117接触的方式设置包含氧的绝缘体，可以降低半导体117中的氧空位，由此可以提高晶体管的可靠性。作为绝缘体118也可以使用与绝缘体113或绝缘体116同样的材料。
[0222]
绝缘体118也可以具有多个绝缘体的叠层结构。在使用氧化物半导体作为半导体117的情况下，在构成绝缘体118的多个绝缘体中，与半导体117接触的绝缘体优选使用具有包含通过加热脱离的氧的区域的绝缘体。此外，与导电体119接触的绝缘体优选使用具有抑制透过氧的功能的绝缘体。例如，在构成绝缘体118的多个绝缘体中，作为与半导体117接触的绝缘体也可以使用氧化硅或氧氮化硅。此外，在构成绝缘体118的多个绝缘体中，作为与导电体119接触的绝缘体也可以使用氧化铪或氧化铝。
[0223]
此外，例如，绝缘体118也可以具有氧化硅或氧氮化硅、氧化铝以及氮化硅的叠层。此外，在绝缘体118使用氮化硅的情况下，优选使用氢含量少的氮化硅。
[0224]
接着，在形成绝缘体118之后形成导电体119(参照图21b)。在本实施方式中，使用钨作为导电体119。导电体119也可以具有多个导电体的叠层结构。在构成导电体119的多个导电体中，与绝缘体118接触的导电体优选使用不容易氧化的导电材料。例如，在导电体119中，作为与绝缘体118接触的导电体也可以使用氮化钛。例如，导电体119可以具有氮化钛和钨的叠层。
[0225]
经上述步骤，在开口131内形成结构体130。接着，在从z方向看时不与结构体130重叠的区域中去除叠层体140的一部分，以形成区域132(参照图22a)。区域132可以使用与开口131相同的方法而形成。在区域132中，绝缘体101、导电体102及导电体103的侧面露出。
[0226]
接着，形成覆盖露出的绝缘体101、导电体102及导电体103的侧面的绝缘体121(参照图22b)。作为绝缘体121，优选使用例如具有抑制水、氢等杂质等透过的功能的绝缘材料。例如，作为绝缘体121使用氧化铝等即可。
[0227]
此外，绝缘体121也可以具有多个绝缘体的叠层结构。例如，绝缘体121也可以具有氧化铪和氧氮化硅的叠层。在构成绝缘体121的多个绝缘体中，与导电体102及导电体103接触的绝缘体优选使用具有抑制透过氧的功能的绝缘体。
[0228]
通过上述步骤，可以制造存储单元100。
[0229]
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
[0230]
(实施方式2)在本实施方式中，参照附图说明包括多个存储器串200的半导体装置300的电路结构例子和工作方法例子。
[0231]
《电路结构例子》参照图23说明半导体装置300的电路结构。半导体装置300包括m个存储器串200。在本实施方式等中，以存储器串200[1]、存储器串200[m](m为1以上的整数)及存储器串200
[j](j为1以上且m以下的整数)分别表示第一存储器串200、第m存储器串200及第j存储器串200。
[0232]
此外，如上述实施方式说明那样，存储器串200包括n个存储单元100。图23示出具有图4a所示的电路结构的存储单元100，但是也可以使用具有图4b、图4c、图5a及图5b所示的电路结构的存储单元100。在本实施方式等中，以存储单元100[k，j]示出包括在第j存储器串200中的第k(k为1以上且n以下的整数)存储单元100。
[0233]
图23所示的半导体装置300包括n个布线wwl、n个布线rwl、m个布线wbl、m个布线rbl以及m个布线bgl。在本实施方式等中，以布线wwl[k]及布线rwl[k]分别示出第k布线wwl及布线rwl。此外，以布线wbl[j]、布线rbl[j]及布线bgl[j]分别示出第j布线wbl、布线rbl及布线bgl。
[0234]
布线wwl[1]与包括在存储单元100[1，1]至存储单元100[1，m]的每一个中的晶体管wtr的栅极(导电体103)电连接。布线wwl[k]与包括在存储单元100[k，1]至存储单元100[k，m]的每一个中的晶体管wtr的栅极(导电体103)电连接。布线wwl[n]与包括在存储单元100[n，1]至存储单元100[n，m]的每一个中的晶体管wtr的栅极(导电体103)电连接。
[0235]
布线rwl[1]与包括在存储单元100[1，1]至存储单元100[1，m]的每一个中的电容器cs电连接。布线rwl[k]与包括在存储单元100[k，1]至存储单元100[k，m]的每一个中的电容器cs电连接。布线rwl[n]与包括在存储单元100[n，1]至存储单元100[n，m]的每一个中的电容器cs电连接。布线rwl通过电容器cs与晶体管rtr的栅极(导电体115)电连接。
[0236]
布线wbl[1]与包括在存储单元100[n，1]中的晶体管wtr的源极和漏极中的一个(半导体114)电连接。布线wbl[j]与包括在存储单元100[n，j]中的晶体管wtr的源极和漏极中的一个(半导体114)电连接。布线wbl[m]与包括在存储单元100[n，m]中的晶体管wtr的源极和漏极中的一个(半导体114)电连接。
[0237]
布线rbl[1]与包括在存储单元100[1，1]中的晶体管rtr的源极和漏极中的一个(半导体117)电连接。布线rbl[j]与包括在存储单元100[1，j]中的晶体管rtr的源极和漏极中的一个(半导体117)电连接。布线rbl[m]与包括在存储单元100[1，m]中的晶体管rtr的源极和漏极中的一个(半导体117)电连接。
[0238]
布线bgl[1]与包括在存储单元100[1，1]至存储单元100[n，1]的每一个中的晶体管rtr的背栅极(导电体119)电连接。布线bgl[j]与包括在存储单元100[1，j]至存储单元100[n，j]的每一个中的晶体管rtr的背栅极(导电体119)电连接。布线bgl[m]与包括在存储单元100[1，m]至存储单元100[n，m]的每一个中的晶体管rtr的背栅极(导电体119)电连接。
[0239]
布线wwl用作写入字线，布线rwl用作读出字线，布线wbl用作写入位线，布线rbl用作读出位线。
[0240]
此外，在图23所示的存储器串200[1]中，以节点n1[1]示出与存储单元100[1，1]所包括的晶体管rtr的源极和漏极中的另一个电连接的区域，以节点n2[1]示出与存储单元100[n，1]所包括的晶体管rtr的源极和漏极中的一个电连接的区域。同样，以节点n1[j]及节点n2[j]分别示出存储器串200[j]的节点n1及节点n2。此外，以节点n1[m]及节点n2[m]分别示出存储器串200[m]的节点n1及节点n2。
[0241]
《工作方法例子》接着，说明图23所示的半导体装置300的工作方法的一个例子。在本实施方式中，
说明对存储器串200[1]所包括的存储单元100进行数据写入及数据读出的工作例子。
[0242]
此外，在以下的说明中，“低电平电位(low)”、“高电平电位(high)”不是指特定电位，而其具体电位有时根据每个布线而不同。例如，被施加到布线wwl的低电平电位及高电平电位分别可以与被施加到布线rwl的低电平电位及高电平电位不同。
[0243]
此外，在本工作方法例子中，布线bgl预先被施加在晶体管rtr、晶体管wtr正常工作的范围的电位。
[0244]
图25a是说明对存储器串200[1]写入数据的工作例子的时序图，图25b是说明从存储器串200[1]读出数据的工作例子的时序图。图25所示的时序图示出布线wwl[1]、布线wwl[2]、布线wwl[n-1]、布线wwl[n]、布线rwl[1]、布线rwl[2]或布线rwl[n-1]、布线rwl[n]、节点n1[1]及节点n2[1]的电位大小的变化。此外，布线wbl[1]示出被供应到布线wbl[1]的数据。
[0245]
此外，图25a示出将数据d[1]至数据d[n]分别写入到存储单元100[1，1]至存储单元100[n，1]的例子。数据d[1]至数据d[n]可以为2值或多值。此外，数据d[1]至数据d[n]从布线wbl[1]被供应。
[0246]
对存储器串200[1]的数据写入依次从存储单元100[n，1]至存储单元100[1，1]进行。当在对存储单元100[1，1]写入数据之后对存储单元100[2，1]写入数据时，存储单元100[1，1]所储存的数据在对存储单元100[2，1]写入数据的阶段会消失。由此，需要预先读出写入到存储单元100[1，1]中的数据并将其存储到另一部分。
[0247]
在存储器串200的电路结构中，在对存储单元100[k，1]写入数据的情况下，为了防止存储单元100[n，1]至存储单元100[k+1，1]所储存的数据被改写，对布线wwl[n]至布线wwl[k+1]供应低电平电位，使得存储单元100[n，1]至存储单元100[k+1，1]的每一个所具有的晶体管wtr成为关闭状态。由此，可以保持存储单元100[n，1]至存储单元100[k+1，1]所储存的各数据。
[0248]
此外，当对存储单元100[k，1]写入数据时，因为数据从布线wbl[1]被供应，所以对布线wwl[1]至布线wwl[k]供应高电平电位，使得存储单元100[1，1]至存储单元100[k，1]的每一个所具有的晶体管wtr充分成为开启状态。由此，可以在存储单元100[k，1]的存储节点储存数据。
[0249]
此外，当对存储单元100[1，1]至存储单元100[n，1]写入数据时，因为布线rbl[1]能够独立被控制，所以不需要将布线rbl[1]设定为特定的电位。例如，可以将布线rbl[1]的电位设定为低电平电位。此外，可以将节点n1[1]及节点n2[1]的电位设定为低电平电位。
[0250]
考虑到上述情况，说明半导体装置300的工作方法例子。
[0251]
《《电荷注入工作》》参照图24的时序图说明电荷注入工作例子。首先，说明对功能体112注入电荷而使晶体管wtr的阈值电压变高的工作例子。在本实施方式中，说明对存储单元100[k，j]包括的晶体管wtr的功能体112注入电荷的工作。
[0252]
在期间t1，给布线wbl[j]供应编程电位(prog)。编程电位是比高电平电位高的电位。
[0253]
在期间t2，给布线wwl[k]以外的布线wwl供应编程电位。此外，给布线wwl[k]供应低电平电位。于是，隔着绝缘体111从布线wwl[k]对功能体112注入电荷。
[0254]
在期间t3，给布线wwl及布线wbl供应低电平电位。布线rwl[1]至布线rwl[n]在电荷注入工作中供应任何电位都可以，但在本实施方式中供应低电平电位。
[0255]
如此，可以从布线wwl一侧对功能体112注入电荷。当半导体装置300的初期启动时进行电荷注入工作即可。此外，既可在每个半导体装置300的启动时进行电荷注入工作，又可每一定时间进行。通过对功能体112注入电荷而将晶体管wtr的阈值电压变大，可以将晶体管wtr为常关闭型晶体管。例如，通过将晶体管rtr为常开启型晶体管，在存储单元100内可以分别形成常关闭型晶体管和常开启型晶体管。
[0256]
《《写入工作》》参照图25a的时序图说明写入工作例子。在期间t10，布线wwl[1]至布线wwl[n]、布线rwl[1]至布线rwl[n]、布线wbl[1]、节点n1[1]及节点n2[1]的各电位为低电平电位。
[0257]
在期间t11，布线wwl[1]至布线wwl[n]被供应高电平电位。由此，存储单元100[1，1]至存储单元100[n，1]的每一个所具有的晶体管wtr充分成为开启状态。此外，布线wbl[1]被供应数据d[n]。因为存储单元100[1，1]至存储单元100[n，1]的每一个所具有的晶体管wtr充分处于开启状态，所以数据d[n]被供应到存储单元100[n，1]的存储节点。
[0258]
在期间t12，布线wwl[n]被供应低电平电位，布线wwl[n-1]至布线wwl[1]持续被供应高电平电位。由此，存储单元100[n，1]所具有的晶体管wtr成为关闭状态，存储单元100[n-1，1]至存储单元100[1，1]的每一个所具有的晶体管wtr持续处于开启状态。此外，布线wbl[1]被供应数据d[n-1]。因为存储单元100[n-1，1]至存储单元100[1，1]的每一个所具有的晶体管wtr充分处于开启状态，所以数据d[n-1]被供应到存储单元100[n-1，1]的存储节点。此外，存储单元100[n,1]的晶体管wtr处于关闭状态，由此可以保持在期间t11写入到存储单元100[n,1]的数据d[n]。
[0259]
在期间t13，与期间t11及期间t12同样，存储单元100[n-2，1]至存储单元100[2，1]依次分别被写入数据d[n-2]至数据d[2]。
[0260]
具体而言，使已被写入数据的存储单元100[n，1]至存储单元100[k+1，1]所具有的晶体管wtr成为关闭状态，使未被写入数据的存储单元100[k，1]至存储单元100[1，1]所具有的晶体管wtr充分成为开启状态，将数据d[k]从布线wbl供应并写入到存储单元100[k，1]的存储节点。在对存储单元100[k，1]写入完数据d[k]之后，使存储单元100[k,1]所具有的晶体管wtr成为关闭状态。接着，进行将数据d[k-1]从布线wbl[1]供应并写入到存储单元100[k-1，1]的存储节点的工作。
[0261]
此外，参照期间t14说明k为1时的写入工作。在期间t14，布线wwl[n]至布线wwl[2]被供应低电平电位，布线wwl[1]持续被供应高电平电位。由此，存储单元100[n，1]至存储单元100[2，1]所具有的晶体管wtr成为关闭状态，存储单元100[1，1]所具有的晶体管wtr保持开启状态。此外，布线wbl[1]被供应数据d[1]。因为存储单元100[1，1]所具有的晶体管wtr充分处于开启状态，所以数据d[1]被写入到存储单元100[1，1]的存储节点。此外，因为存储单元100[n，1]至存储单元100[2，1]的晶体管wtr处于关闭状态，所以可以保持存储单元100[n，1]至存储单元100[2，1]的每一个所储存的数据d[n]至数据d[2]。
[0262]
经上述工作，可以对存储单元100[1，1]至存储单元100[n，1]写入数据。
[0263]
在本实施方式中，着眼于存储器串200[1]说明了写入工作，但是在半导体装置300的电路结构中，当布线wwl[k]被供应高电平电位时，与布线wwl[k]电连接的所有晶体管wtr
都成为开启状态。由此，除了存储器串200[1]以外，还同时进行对存储器串200[2]至存储器串200[m]的数据写入。
[0264]
本实施方式所示的存储单元100为os存储器。因此，包括存储单元100的半导体装置300不需要进行数据改写之前的删除工作，能够实现高速写入工作。
[0265]
此外，当对离布线wbl近的存储单元100写入数据(改写)时，可以省略与该存储单元100相比离布线wbl远一侧的存储单元100的数据写入工作。例如，当对存储单元100[1，1]写入数据(改写)时，可以省略对存储单元100[2，1]至存储单元100[n，1]的数据写入工作。此外，当对存储单元100[2，1]写入数据时，可以省略对存储单元100[3，1]至存储单元100[n，1]的数据写入工作。
[0266]
通过将改写频率高的数据存储到离布线wbl近的存储单元100，可以缩短数据写入(改写)所需的时间。也就是说，可以提高数据写入(改写)速度。
[0267]
通过如此工作，可以使os nand型(包括3d os nand型)的存储装置像ram那样工作。
[0268]
《《读出工作》》图25b示出从存储单元100[1，1]至存储单元100[n，1]分别读出数据d[1]至数据d[n]的例子。此时，为了保持储存在各存储单元100中的数据，需要使晶体管wtr处于关闭状态。因此，在从存储单元100[1，1]至存储单元100[n，1]读出数据的工作期间，布线wwl[1]至布线wwl[n]的电位为低电平电位。
[0269]
在图23所示的半导体装置300的电路结构中，当读出特定的存储单元100的数据时，在使其他存储单元100所具有的晶体管rtr充分处于开启状态的情况下，使作为读出对象的存储单元100所具有的晶体管rtr在饱和区域工作。也就是说，流过作为读出对象的存储单元100所具有的晶体管rtr的源极和漏极之间的电流的大小取决于源极与漏极之间的电压及作为读出对象的存储单元100所储存的数据。
[0270]
例如，考虑读出存储单元100[k，1]所储存的数据的情况。在读出工作中，为了使存储单元100[k，1]以外的存储单元100[1，1]至存储单元100[n，1]的每一个所具有的晶体管rtr充分成为开启状态，对布线rwl[k]以外的布线rwl[1]至布线rwl[n]供应高电平电位。
[0271]
另一方面，为了使存储单元100[k，1]所具有的晶体管rtr根据存储单元100[k，1]所储存的数据而切换开启状态和关闭状态，需要将布线rwl[k]的电位设定为与对存储单元100[k，1]写入该数据时相同的电位。在此，假设写入工作时及读出工作时的布线rwl[k]的电位为低电平电位的情况。
[0272]
例如，对节点n1[1]和节点n2[1]分别供应+3v和0v的电位。此外，在使节点n2[1]成为浮动状态之后，测量节点n2[1]的电位。在将布线rwl[k]以外的布线rwl[1]至布线rwl[n]的电位设定为高电平电位的情况下，存储单元100[k，1]以外的存储单元100[1，1]至存储单元100[n，1]的每一个所具有的晶体管rtr充分成为开启状态。
[0273]
另一方面，存储单元100[k，1]所具有的晶体管rtr的源极和漏极之间的电压取决于该晶体管rtr的栅极的电位及节点n1[1]的电位，由此节点n2[1]的电位取决于存储单元100[k，1]的存储节点所储存的数据。
[0274]
经上述工作，可以读出存储单元100[k，1]所储存的数据。
[0275]
考虑到上述情况，参照图25b的时序图说明读出工作例子。在期间t20，布线wwl[1]
至布线wwl[n]、布线rwl[1]至布线rwl[n]、布线wbl[1]、节点n1[1]及节点n2[1]的各电位为低电平电位。尤其是，节点n2[1]处于浮动状态。此外，存储单元100[1，1]至存储单元100[n，1]的存储节点分别保持数据d[1]至数据d[n]。
[0276]
在期间t21，布线rwl[1]被供应低电平电位，布线rwl[2]至布线rwl[n]被供应高电平电位。由此，存储单元100[2，1]至存储单元100[n，1]的每一个所具有的晶体管rtr充分成为开启状态。此外，存储单元100[1，1]的晶体管rtr根据存储单元100[1，1]的存储节点所储存的数据d[1]切换开启状态和关闭状态。
[0277]
此外，布线rbl[1]被供应电位vr。由此，节点n1[1]的电位成为vr，节点n2[1]的电位取决于节点n1[1]的电位vr及存储单元100[1，1]的存储节点所储存的数据。在此，节点n2[1]的电位为vd[1]。通过测量节点n2[1]的电位vd[1]，可以读出存储单元100[1，1]的存储节点所储存的数据d[1]。
[0278]
在期间t22，布线rwl[1]至布线rwl[n]被供应低电平电位。此外，节点n2[1]被供应低电平电位，然后节点n2[1]成为浮动状态。也就是说，在期间t22，布线rwl[1]至布线rwl[n]、节点n2[1]的各电位成为与期间t20相同的电位。此外，布线rbl[1]也可以持续被供应电位vr，或者，也可以被供应低电平电位。在本工作例子中，布线rbl[1]在期间t21后持续被供应电位vr。由此，节点n1[1]持续被供应电位vr。
[0279]
在期间t23，布线rwl[2]被供应低电平电位，布线rwl[1]、布线rwl[3]至布线rwl[n]被供应高电平电位。由此，存储单元100[1，1]、存储单元100[3，1]至存储单元100[n，1]的每一个所具有的晶体管rtr充分成为开启状态。此外，存储单元100[2，1]的晶体管rtr根据存储单元100[2，1]的存储节点所储存的数据d[2]切换开启状态和关闭状态。此外，布线rbl[1]被供应电位vr。由此，节点n2[1]的电位取决于节点n1[1]的电位vr及存储单元100[2，1]的存储节点所储存的数据。在此，节点n2[1]的电位为vd[2]。通过测量节点n2[1]的电位vd[2]，可以读出存储单元100[2，1]的存储节点所储存的数据d[2]。
[0280]
在期间t24，与期间t22及期间t23的读出工作同样，从存储单元100[3，1]至存储单元100[n-1，1]分别依次读出数据d[3]至数据d[n-1]。
[0281]
具体而言，当从存储单元100[k，1]读出数据d[k]时，使节点n2[1]的电位成为低电平电位，且使节点n2[1]成为浮动状态，然后，对布线rwl[k]以外的布线rwl[1]至布线rwl[n]供应高电平电位，使得存储单元100[k，1]以外的存储单元100[1，1]至存储单元100[n，1]所具有的晶体管rtr充分成为开启状态，由此存储单元100[k，1]所具有的晶体管rtr成为根据数据d[k]的开启状态。接着，通过将节点n1[1]的电位设定为vr，使节点n2[1]的电位成为根据数据d[k]的电位，并且通过测量该电位，可以读出数据d[k]。此外，在读出存储单元100[k，1]所储存的数据d[k]之后，为了准备下一个读出工作，通过对布线rwl[1]至布线rwl[n]供应低电平电位，对节点n2[1]供应低电平电位，然后节点n2[1]成为浮动状态。
[0282]
在期间t25，布线rwl[1]至布线rwl[n]被供应低电平电位。此外，节点n2[1]被供应低电平电位，然后节点n2[1]成为浮动状态。也就是说，在期间t25，布线rwl[1]至布线rwl[n]、节点n2[1]的各电位成为与期间t20相同的电位。
[0283]
在期间t26，布线rwl[n]被供应低电平电位，布线rwl[1]至布线rwl[n-1]被供应高电平电位。由此，存储单元100[1，1]至存储单元100[n-1，1]的每一个所具有的晶体管rtr充分成为开启状态。此外，存储单元100[n，1]的晶体管rtr成为根据存储单元100[n，1]的存储
节点所储存的数据d[n]的开启状态。此外，布线rbl[1]持续被供应电位vr。由此，节点n2[1]的电位取决于节点n1[1]的电位vr及存储单元100[n,1]的存储节点所储存的数据。在此，节点n2[1]的电位为vd[n]。通过测量节点n2[1]的电位vd[n]，可以读出存储单元100[n，1]的存储节点所储存的数据d[n]。
[0284]
经上述工作，可以读出存储单元100[1，1]至存储单元100[n，1]所储存的数据。
[0285]
在本实施方式中，着眼于存储器串200[1]说明了读出工作，但是在半导体装置300的电路结构中，除了存储器串200[1]以外，还同时进行对存储器串200[2]至存储器串200[m]的数据读出。此外，通过使晶体管wtr成为关闭状态，可以在数据读出工作时防止存储节点所储存的数据破坏。由此，能够只读出包括在任意存储器串200中的数据。
[0286]
《半导体装置的结构例子》以下说明半导体装置300的结构例子。
[0287]
图26a至图26c是示出半导体装置300的一部分的示意图的一个例子。图26a是该半导体装置的一部分的立体图，图26b是该半导体装置的一部分的俯视图。再者，图26c是对应于图26b的点划线z1-z2的截面图。
[0288]
该半导体装置包括层叠有布线wl(布线wwl或布线rwl)及绝缘体(图26a至图26c中的没有阴影的区域)的结构体。
[0289]
在该结构体中形成有一并贯穿绝缘体及布线wl的开口部。此外，为了在贯穿布线wl的区域ar中设置存储单元100，该开口部形成有结构体130。
[0290]
在图26a中，以虚线表示设置在结构体的内部中的结构体130。将形成结构体130的区域表示为区域sa。因为存储器串200沿着结构体130形成，所以存储器串200形成在区域sa中。
[0291]
此外，露出布线wl的区域tm被用作用来对布线wl供应电位的连接端子。换言之，通过在区域tm中电连接布线wl与布线，可以对存储单元100所包括的晶体管的栅极供应电位。注意，布线wl相当于导电体103或导电体102。
[0292]
注意，区域tm的形状不局限于图26a至图26c所示的结构例子。作为本发明的一个方式的半导体装置300，例如，如图27a至图27c所示，可以在区域tm上形成绝缘体，在该绝缘体中形成开口部，以填充该开口部的方式形成导电体pg。
[0293]
图27a是该半导体装置的一部分的立体图，图27b是该半导体装置的一部分的俯视图。再者，图27c是对应于图27b的点划线z1-z2的截面图。此外，在导电体pg上形成有布线er，由此布线er与布线wl电连接。在图27a中，以虚线表示设置在结构体的内部的导电体pg。
[0294]
《与外围电路的连接例子》在本发明的一个方式的半导体装置300中，在其下层可以形成读出电路、预充电电路等的存储单元阵列的外围电路。此时，在硅衬底等上形成si晶体管来构成该外围电路，然后在该外围电路上形成本发明的一个方式的半导体装置300即可。图28a是由平面型si晶体管构成外围电路并在其上层形成本发明的一个方式的半导体装置300的截面图。此外，图29a是由fin型si晶体管构成外围电路并在其上层形成本发明的一个方式的半导体装置300的截面图。
[0295]
在图28a及图29a中，构成外围电路的si晶体管形成在衬底1700上。元件分离层1701形成在多个si晶体管之间。作为si晶体管的源极及漏极形成有导电体1712。导电体
1730以在沟道宽度方向上延长的方式形成并连接到其他si晶体管或导电体1712(未图示)。
[0296]
作为衬底1700，可以使用上述实施方式所示的衬底。例如，可以使用由硅或碳化硅构成的单晶半导体衬底或多晶半导体衬底、由硅锗构成的化合物半导体衬底、soi(silicon on insulator：绝缘体上硅)衬底等。
[0297]
此外，作为衬底1700，例如可以使用玻璃衬底、石英衬底、塑料衬底、金属衬底、柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜等。此外，也可以使用某个衬底形成半导体元件，然后将半导体元件转置于其他衬底。在图28a及图29a中，作为一个例子表示将单晶硅片用于衬底1700的例子。
[0298]
图28a及图29a示出在区域sa中设置在存储器串200上的导电体1221、导电体1222、导电体1223及绝缘体1202。导电体1221与位于存储器串200的端部的晶体管rtr的源极或漏极等电连接。
[0299]
绝缘体1202覆盖导电体1221。导电体1222在与导电体119重叠的区域中嵌入绝缘体1202。导电体1223设置在绝缘体1202的上方，通过导电体1222与导电体119电连接。
[0300]
此外，在图28a及图29a中，还设置有绝缘体1203，以覆盖导电体1223、绝缘体1202及存储器串200等。作为绝缘体1203，优选使用具有抑制氢等杂质及氧的透过的功能的绝缘体。通过使用具有抑制氢等杂质及氧的透过的功能的绝缘体作为绝缘体1203，可以抑制来自外界的杂质(例如，水分子、氢原子、氢分子、氧原子、氧分子、氮原子、氮分子、氮氧化物分子(n2o、no及no2等))扩散到存储器串200内。
[0301]
在此，对si晶体管的详细内容进行说明。图28a表示平面型si晶体管的沟道长度方向上的截面图，并且图28b表示平面型si晶体管的沟道宽度方向上的截面图。si晶体管包括设置在阱1792中的沟道形成区域1793、低浓度杂质区域1794及高浓度杂质区域1795(也可以简称为杂质区域)、以接触于该杂质区域的方式设置的导电性区域1796、设置在沟道形成区域1793上的栅极绝缘膜1797、设置在栅极绝缘膜1797上的栅电极1790、设置在栅电极1790的侧面的侧壁绝缘层1798、侧壁绝缘层1799。此外，导电性区域1796也可以使用金属硅化物等。
[0302]
此外，图29a表示fin型si晶体管的沟道长度方向上的截面图，并且图29b表示fin型si晶体管的沟道宽度方向上的截面图。图29a及图29b所示的si晶体管的沟道形成区域1793具有凸形状，并且沿着其侧面及顶面设有栅极绝缘膜1797及栅电极1790。虽然在本实施方式中示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以加工soi衬底来形成具有凸形状的半导体层。注意，图29a及图29b中的符号与图28a及图28b中的符号相同。
[0303]
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
[0304]
(实施方式3)在本实施方式中，说明包括本发明的一个方式的存储装置或半导体装置的半导体装置400。
[0305]
图30示出半导体装置400的结构例子的方框图。图30所示的半导体装置400包括驱动电路410及存储阵列420。存储阵列420包括一个以上的存储器串200。图30示出存储阵列420包括配置为矩阵状的多个存储器串200的例子。
[0306]
驱动电路410包括psw241(功率开关)、psw242及外围电路415。外围电路415包括外
围电路411(row decoder)、控制电路412(control circuit)及电压生成电路428。
[0307]
在半导体装置400中，根据需要可以适当地取舍上述各电路、各信号及各电压。或者，也可以增加其它电路或其它信号。信号bw、信号ce、信号gw、信号clk、信号wake、信号addr、信号wda、信号pon1、信号pon2为从外部输入的信号，信号rda为输出到外部的信号。信号clk为时钟信号。
[0308]
此外，信号bw、信号ce及信号gw是控制信号。信号ce为芯片使能信号，信号gw为全局写入使能信号，信号bw为字节写入使能信号。信号addr为地址信号。信号wda为写入数据，信号rda为读出数据。信号pon1、信号pon2为电源门控控制用信号。此外，信号pon1、信号pon2也可以在控制电路412中生成。
[0309]
控制电路412为具有控制半导体装置400的整体工作的功能的逻辑电路。例如，控制电路对信号ce、信号gw及信号bw进行逻辑运算来决定半导体装置400的工作模式(例如，写入工作、读出工作)。或者，控制电路412生成外围电路411的控制信号，以执行上述工作模式。
[0310]
电压生成电路428具有生成负电压的功能。信号wake具有控制对电压生成电路428输入信号clk的功能。例如，当信号wake被施加h电平的信号时，信号clk被输入到电压生成电路428，电压生成电路428生成负电压。
[0311]
外围电路411是用来对存储器串200进行数据的写入及读出的电路。外围电路411包括行译码器441、列译码器442(column decoder)、行驱动器423(row driver)、列驱动器424(column driver)、输入电路425(input cir.)、输出电路426(output cir.)及读出放大器427(sense amplifier)。
[0312]
行译码器441及列译码器442具有对信号addr进行译码的功能。行译码器441是用来指定要访问行的电路，列译码器442是用来指定要访问列的电路。行驱动器423具有选择连接到由行译码器441指定的布线wl的功能。列驱动器424具有如下功能：将数据写入存储器串200的功能；从存储器串200读出数据的功能；保持所读出的数据的功能等。
[0313]
输入电路425具有保持信号wda的功能。输入电路425中保持的数据输出到列驱动器424。输入电路425的输出数据是写入存储器串200的数据(din)。列驱动器424从存储器串200读出的数据(dout)被输出至输出电路426。输出电路426具有保持dout的功能。此外，输出电路426具有将dout输出到半导体装置400的外部的功能。从输出电路426输出的数据信号为信号rda。
[0314]
psw241具有控制向外围电路415供给vdd的功能。psw242具有控制向行驱动器423供给vhm的功能。在此，半导体装置400的高电源电压为vdd，低电源电压为gnd(地电位)。此外，vhm是用来使字线成为高电平的高电源电压，其高于vdd。利用信号pon1控制psw241的开/关，利用信号pon2控制psw242的开/关。在图30中，外围电路415中被供应vdd的电源域的个数为1，但是也可以为多个。此时，可以对各电源域设置功率开关。
[0315]
半导体装置400所具有的驱动电路410及存储阵列420设置在同一平面上。此外，如图31所示，驱动电路410与存储阵列420也可以重叠。通过使驱动电路410与存储阵列420重叠，可以缩短信号传输距离。此外，在图31中表示半导体装置400的一部分放大的立体图。
[0316]
此外，半导体装置400也可以使用cpu(central processing unit：中央处理器)、gpu(graphics processing unit：图形处理器)等运算处理装置作为驱动电路410包括的控
制电路412。通过使用cpu及/或gpu等，可以实现具有运算处理功能的半导体装置400。
[0317]
如上所述，存储器串200可以用作ram。由此，可以将存储阵列420的一部分用作主存储器或高速缓冲存储器。此外，如上所述，存储器串200可以用作快闪存储器。由此，可以将存储阵列420的一部分用作快闪存储器。本发明的一个方式的半导体装置400可以用作通用存储器。
[0318]
另外，根据本发明的一个方式，可以将cpu、nand型快闪存储器及高速缓冲存储器的功能制造在同一芯片上。
[0319]
图31所示的半导体装置400包括包含cpu的驱动电路410及包含本发明的一个方式的3d os nand型存储装置的存储阵列420。本发明的一个方式的3d os nand型存储装置具有高速缓冲存储器的功能及快闪存储器的功能。
[0320]
图32示出主体450管理多个半导体装置400的情况。每个半导体装置400具有运算处理功能，所以可以实现对快闪存储器及高速缓冲存储器的写入及读出的并行化。通过主体450管理多个半导体装置400，可以构成实现非诺依曼计算的信息处理系统。
[0321]
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
[0322]
(实施方式4)在本实施方式中，说明可以具备上述实施方式所示的存储装置等半导体装置的运算处理装置的一个例子。
[0323]
图33示出中央处理器1100的结构例子的方框图。在图33中，示出cpu的结构例子作为可以用于中央处理器1100的结构例子。
[0324]
图33所示的中央处理器1100在衬底1190上具有：alu1191(alu：arithmetic logic unit；算术逻辑单元、运算电路)、alu控制器1192、指令译码器1193、中断控制器1194、时序控制器1195、寄存器1196、寄存器控制器1197、总线接口1198、缓存1199以及缓存接口1189。作为衬底1190使用半导体衬底、soi衬底、玻璃衬底等。还可以包括能够改写的rom及rom接口。缓存1199及缓存接口1189也可以设置在不同的芯片上。
[0325]
缓存1199通过缓存接口1189与设置在不同芯片上的主存储器连接。缓存接口1189具有将储存在主存储器中的数据的一部分供应到缓存1199的功能。缓存1199具有储存该数据的功能。
[0326]
当然，图33所示的中央处理器1100只是简化其结构而所示的一个例子而已，所以实际上的中央处理器1100根据其用途具有各种各样的结构。例如，也可以以包括图33所示的中央处理器1100或运算电路的结构为核心，设置多个该核心并使其同时工作，即像gpu那样工作。此外，在中央处理器1100的内部运算电路或数据总线中能够处理的位数例如可以为8位、16位、32位、64位等。
[0327]
通过总线接口1198输入到中央处理器1100的指令在输入到指令译码器1193并被译码后输入到alu控制器1192、中断控制器1194、寄存器控制器1197、时序控制器1195。
[0328]
alu控制器1192、中断控制器1194、寄存器控制器1197、时序控制器1195根据被译码的指令进行各种控制。具体而言，alu控制器1192生成用来控制alu1191的工作的信号。此外，中断控制器1194在执行中央处理器1100的程序时，根据其优先度或掩码状态来判断来自外部的输入/输出装置或外围电路的中断要求而对该要求进行处理。寄存器控制器1197生成寄存器1196的地址，并对应于中央处理器1100的状态来进行寄存器1196的读出或写
入。
[0329]
此外，时序控制器1195生成用来控制alu1191、alu控制器1192、指令译码器1193、中断控制器1194以及寄存器控制器1197的工作时序的信号。例如，时序控制器1195具有根据基准时钟信号来生成内部时钟信号的内部时钟生成器，并将内部时钟信号供应到上述各种电路。
[0330]
在图33所示的中央处理器1100中，在寄存器1196及缓存1199中设置有存储装置。作为该存储装置，可以使用上述实施方式所示的存储装置等。
[0331]
在图33所示的中央处理器1100中，寄存器控制器1197根据alu1191的指令进行寄存器1196中的保持工作的选择。换言之，寄存器控制器1197选择在寄存器1196所具有的存储单元中由触发器保持数据还是由电容器保持数据。在选择由触发器保持数据的情况下，对寄存器1196中的存储单元供应电源电压。在选择由电容器保持数据的情况下，对电容器进行数据的重写，而可以停止对寄存器1196中的存储单元供应电源电压。
[0332]
上述实施方式所示的半导体装置400与中央处理器1100可以重叠地设置。图34a及图34b示出半导体装置1150a的立体图。半导体装置1150a在中央处理器1100上包括用作存储装置的半导体装置400。中央处理器1100与半导体装置400包括彼此重叠的区域。为了容易理解半导体装置1150a的结构，图34b分别示出中央处理器1100和半导体装置400。
[0333]
通过使半导体装置400与中央处理器1100重叠地设置，可以缩短两者之间的连接距离。由此，可以提高两者之间的通讯速度。此外，因为连接距离较短，所以可以降低功耗。
[0334]
如上述实施方式所示，通过将os nand型存储装置用于半导体装置400，可以将半导体装置400所具有的多个存储器串200中的一部分或全部的存储器串200用作ram。因此，半导体装置400可以用作主存储器。用作主存储器的半导体装置400通过缓存接口1189与缓存1199连接。
[0335]
图30所示的控制电路412控制将半导体装置400用作主存储器(ram)还是用作寄存器。控制电路412可以根据从中央处理器1100被供应的信号而将半导体装置400含有的多个存储器串200的一部分或全部用作ram。
[0336]
半导体装置400可以将多个存储器串200中的一部分的存储器串200用作ram，并将其他存储器串200用作寄存器。通过将os nand型存储装置用于半导体装置400，可以兼具作为缓存的功能、作为主存储器的功能及作为寄存器的功能。本发明的一个方式的半导体装置400例如可以用作通用存储器。
[0337]
当将半导体装置400用作主存储器时，可以根据需要增减存储容量。此外，当将半导体装置400用作缓存时，可以根据需要增减存储容量。
[0338]
此外，图30所示的控制电路412也可以具有在半导体装置400的用作寄存器的区域与用作主存储器的区域之间转移或复制数据时进行错误检查和纠正的功能(也称为ecc：error check and correct)。此外，控制电路412也可以具有在半导体装置400的用作主存储器的区域与缓存1199之间转移或复制数据时进行ecc的功能。
[0339]
此外，也可以与中央处理器1100重叠地设置多个半导体装置400。图35a及图35b示出半导体装置1150b的立体图。半导体装置1150b在中央处理器1100上包括半导体装置400a及半导体装置400b。中央处理器1100与半导体装置400a及半导体装置400b包括彼此重叠的区域。为了容易理解半导体装置1150b的结构，图35b分别示出中央处理器1100、半导体装置
400a及半导体装置400b。
[0340]
半导体装置400a及半导体装置400b用作存储装置。例如，作为半导体装置400a也可以使用nor型存储装置。此外，作为半导体装置400b也可以使用nand型存储装置。作为半导体装置400a及半导体装置400b的双方也可以使用nand型存储装置。nor型存储装置的工作速度更高于nand型存储装置，由此例如也可以将半导体装置400a的一部分用作主存储器及/或缓存1199。此外，也可以反转顺序半导体装置400a与半导体装置400b的重叠顺序。
[0341]
图36a及图36b示出半导体装置1150c的立体图。半导体装置1150c具有在半导体装置400a与半导体装置400b之间夹有中央处理器1100的结构。由此，中央处理器1100与半导体装置400a及半导体装置400b包括彼此重叠的区域。为了容易理解半导体装置1150c的结构，图36b分别示出中央处理器1100、半导体装置400a及半导体装置400b。
[0342]
通过采用半导体装置1150c的结构，可以提高半导体装置400a与中央处理器1100之间的通讯速度及半导体装置400b与中央处理器1100之间的通讯速度的双方。此外，与半导体装置1150b相比，可以进一步降低功耗。
[0343]
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
[0344]
(实施方式5)本实施方式示出形成上述实施方式所示的半导体装置等的半导体晶片及组装有该半导体装置的电子构件的一个例子。
[0345]
《半导体晶片》首先，使用图37a说明形成有半导体装置等的半导体晶片的例子。
[0346]
图37a所示的半导体晶片4800包括晶片4801及设置在晶片4801的顶面的多个电路部4802。在晶片4801的顶面上没设置有电路部4802的部分相当于空隙4803，其为用于切割的区域。
[0347]
半导体晶片4800可以通过在前工序中在晶片4801的表面上形成多个电路部4802来制造。此外，也可以之后对晶片4801的形成有多个电路部4802的面的背面进行抛光来减薄晶片4801。通过上述工序，可以减少晶片4801翘曲等而实现构件的小型化。
[0348]
下面进行切割工序。沿点划线所示的划分线scl1及划分线scl2(有时称为切割线或截断线)进行切割。为了容易进行切割工序，优选以多个划分线scl1平行，多个划分线scl2平行，且划分线scl1与划分线scl2垂直的方式设置空隙4803。
[0349]
通过进行切割工序，可以从半导体晶片4800切割出图37b所示的芯片4800a。芯片4800a包括晶片4801a、电路部4802以及空隙4803a。此外，空隙4803a优选尽可能小。在此情况下，相邻的电路部4802之间的空隙4803的宽度只要与划分线scl1的划分用部及划分线scl2的划分用部大致相等即可。
[0350]
此外，本发明的一个方式的元件衬底的形状不局限于图37a所示的半导体晶片4800的形状。例如，可以为矩形形状的半导体晶片。此外，可以根据元件的制造工序及制造用设备适当地改变元件衬底的形状。
[0351]
《电子构件》图37c示出电子构件4700及安装有电子构件4700的衬底(安装衬底4704)的立体图。图37c所示的电子构件4700在模子4711中包括芯片4800a。作为芯片4800a可以使用上述实施方式所说明的半导体装置。
[0352]
在图37c中，省略电子构件4700的一部分以表示其内部。电子构件4700在模子4711的外侧包括连接盘(land)4712。连接盘4712与电极焊盘4713电连接，电极焊盘4713通过引线4714与芯片4800a电连接。电子构件4700例如安装于印刷电路板4702。通过组合多个该电子构件并使其分别在印刷电路板4702上电连接，由此完成安装衬底4704。
[0353]
图37d示出电子构件4730的立体图。电子构件4730是sip(system in package：系统封装)或mcm(multi chip module：多芯片封装)的一个例子。在电子构件4730中，封装衬底4732(印刷电路板)上设置有插板(interposer)4731，插板4731上设置有半导体装置4735及多个半导体装置4710。
[0354]
半导体装置4710例如可以使用芯片4800a、在上述实施方式中说明的半导体装置、高宽带存储器(hbm：high bandwidth memory)等。此外，半导体装置4735可以使用cpu、gpu、fpga、存储装置等集成电路(半导体装置)。
[0355]
封装衬底4732可以使用陶瓷衬底、塑料衬底或玻璃环氧衬底等。插板4731可以使用硅插板、树脂插板等。
[0356]
插板4731具有多个布线且具有与端子间距不同的多个集成电路电连接的功能。多个布线由单层或多层构成。此外，插板4731具有将设置于插板4731上的集成电路与设置于封装衬底4732上的电极电连接的功能。因此，有时也将插板称为“重布线衬底(rewiring substrate)”或“中间衬底”。此外，有时通过在插板4731中设置贯通电极，通过该贯通电极使集成电路与封装衬底4732电连接。此外，在使用硅插板的情况下，也可以使用tsv(through silicon via：硅通孔)作为贯通电极。
[0357]
作为插板4731优选使用硅插板。由于硅插板不需要设置有源元件，所以可以以比集成电路更低的成本制造。硅插板的布线形成可以在半导体工序中进行，因此很容易形成在使用树脂插板时很难形成的微细布线。
[0358]
在hbm中，为了实现宽存储器带宽需要连接许多布线。为此，要求安装hbm的插板上能够高密度地形成微细的布线。因此，作为安装hbm的插板优选使用硅插板。
[0359]
此外，在使用硅插板的sip或mcm等中，不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。此外，由于硅插板的表面平坦性高，所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5d封装(2.5d安装)，其中多个集成电路横着排放并配置于插板上。
[0360]
此外，也可以与电子构件4730重叠地设置散热器(散热板)。在设置散热器的情况下，优选设置于插板4731上的集成电路的高度一致。例如，在本实施方式所示的电子构件4730中，优选使半导体装置4710与半导体装置4735的高度一致。
[0361]
为了将电子构件4730安装在其他的衬底上，可以在封装衬底4732的底部设置电极4733。图37d示出用焊球形成电极4733的例子。通过在封装衬底4732的底部以矩阵状设置焊球，可以实现bga(ball grid array：球栅阵列)安装。此外，电极4733也可以使用导电针形成。通过在封装衬底4732的底部以矩阵状设置导电针，可以实现pga(pin gridarray：针栅阵列)安装。
[0362]
电子构件4730可以通过各种安装方式安装在其他衬底上，而不局限于bga及pga。例如，可以采用spga(staggeredpin gridarray：交错针栅阵列)、lga(land gridarray：地栅阵列)、qfp(quadflat package：四侧引脚扁平封装)、qfj(quadflat j-leadedpackage：
四侧j形引脚扁平封装)或qfn(quad flat non-leaded package：四侧无引脚扁平封装)等安装方法。
[0363]
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
[0364]
(实施方式6)在本实施方式中说明本发明的一个方式的存储装置的应用例子。
[0365]
一般而言，在计算机等半导体装置中，根据其用途可以使用各种存储装置。图38a示出用于半导体装置的各级类存储装置。越是上层的存储装置越被要求更快的工作速度，越是下层的存储装置越被要求更大的存储容量和更高的记录密度。在图38a中，从最上层依次示出cpu等运算处理装置中作为寄存器一起安装的存储器、sram(static random access memory)、dram(dynamic random access memory)以及3d nand存储器。
[0366]
因为cpu等运算处理装置中作为寄存器一起安装的存储器用于运算结果的暂时储存等，所以来自运算处理装置访问的频率高。因此，与存储容量相比更需求快的工作速度。此外，寄存器具有保持运算处理装置的设定信息等的功能。
[0367]
sram例如用于缓存(cache)。缓存具有将保持在主存储器(main memory)中的信息的一部分复制并保持的功能。通过将使用频率高的数据复制到缓存中，可以提高对数据访问的速度。缓存所需的存储容量少于主存储器，而缓存所需的工作速度高于主存储器。此外，将在缓存中被改写的数据复制并供应到主存储器。
[0368]
dram例如用于主存储器。主存储器具有保持从存储(storage)读出的程序或数据的功能。dram的记录密度大约为0.1gbit/mm2至0.3gbit/mm2。
[0369]
3d nand存储器例如用于存储。存储具有保持需要长期保存的数据和运算处理装置所使用的各种程序等的功能。因此，与更快的工作速度相比，存储被要求更大的存储容量和更高的记录密度。用于存储的存储装置的记录密度大约为0.6gbit/mm2至6.0gbit/mm2。
[0370]
本发明的一个方式的存储装置的工作速度快且能够长期间保持数据。本发明的一个方式的存储装置可以用作位于包括缓存的阶层和主存储器的阶层的双方的边界区域901的存储装置。此外，本发明的一个方式的存储装置可以用作位于包括主存储器的阶层和存储的阶层的双方的边界区域902的存储装置。
[0371]
此外，本发明的一个方式的存储装置适合用于主存储器的阶层和存储的阶层的双方。此外，本发明的一个方式的存储装置适合用于缓存的阶层。图38b示出与图38a不同的的各级类存储装置。
[0372]
在图38b中，从最上层依次示出cpu等运算处理装置中作为寄存器一起安装的存储器、用作缓存的sram以及3d os nand存储器。本发明的一个方式的存储装置可以用于缓存、主存储器以及寄存器。在作为缓存被需求1ghz以上的高速存储器的情况下，该缓存被安装在cpu等的运算处理装置中。
[0373]
本发明的一个方式的存储装置例如可以应用于各种电子设备(例如，信息终端、计算机、智能手机、电子书阅读器终端、数码相机、录像再现装置、导航系统、游戏机等)的存储装置。此外，可以用于图像传感器、iot(internet ofthings：物联网)以及医疗设备等。这里，计算机包括平板电脑、笔记型计算机、台式计算机以及大型计算机诸如服务器系统。
[0374]
说明具有本发明的一个方式的存储装置的电子设备的一个例子。图39a至图39j、图40a至图40e示出具有该存储装置的电子构件4700或电子构件4730包括在各电子设备中
的情况。
[0375]
[移动电话机]图39a所示的信息终端5500是信息终端之一的移动电话机(智能手机)。信息终端5500包括框体5510及显示部5511，作为输入界面在显示部5511中具备触摸面板，并且在框体5510上设置有按钮。
[0376]
通过将本发明的一个方式的存储装置应用于信息终端5500，可以储存在执行程序时暂时生成的文档(例如，使用网页浏览器时的缓存等)。
[0377]
[可穿戴终端]此外，图39b示出可穿戴终端的一个例子的信息终端5900。信息终端5900包括外壳5901、显示部5902、操作开关5903、操作开关5904、表带5905等。
[0378]
与上述信息终端5500同样，通过将本发明的一个方式的存储装置应用于可穿戴终端，可以储存在执行程序时暂时生成的文档。
[0379]
[信息终端]图39c示出台式信息终端5300。台式信息终端5300包括信息终端主体5301、显示部5302及键盘5303。
[0380]
与上述信息终端5500同样，通过将本发明的一个方式的存储装置应用于台式信息终端5300，可以储存在执行程序时暂时生成的文档。
[0381]
注意，在上述例子中，图39a至图39c示出智能手机、可穿戴终端及台式信息终端作为电子设备的例子，但是也可以应用智能手机、可穿戴终端及台式信息终端以外的信息终端。作为智能手机、可穿戴终端及台式信息终端以外的信息终端，例如可以举出pda(personal digitalassistant：个人数码助理)、笔记本式信息终端、工作站等。
[0382]
[电器产品]此外，图39d示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。例如，电冷藏冷冻箱5800是对应于物联网(iot)的电冷藏冷冻箱。
[0383]
可以将本发明的一个方式的存储装置应用于电冷藏冷冻箱5800。通过利用互联网等，可以使电冷藏冷冻箱5800对信息终端等发送储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等的信息。电冷藏冷冻箱5800可以在该存储装置中储存在发送该信息时暂时生成的文档。
[0384]
在上述例子中，作为电器产品说明电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、ih炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[0385]
[游戏机]此外，图39e示出游戏机的一个例子的便携式游戏机5200。便携式游戏机5200包括外壳5201、显示部5202、按钮5203等。
[0386]
此外，图39f示出游戏机的一个例子的固定式游戏机7500。固定式游戏机7500包括主体7520及控制器7522。主体7520可以以无线方式或有线方式与控制器7522连接。此外，虽然在图39f中未图示，但是控制器7522可以包括显示游戏的图像的显示部、作为按钮以外的输入接口的触摸面板及控制杆、旋转式抓手、滑动式抓手等。此外，控制器7522不局限于图
39f所示的形状，也可以根据游戏的种类改变控制器7522的形状。例如，在fps(first person shooter，第一人称射击类游戏)等射击游戏中，作为扳机使用按钮，可以使用模仿枪的形状的控制器。此外，例如，在音乐游戏等中，可以使用模仿乐器、音乐器件等的形状的控制器。再者，固定式游戏机也可以设置有照相机、深度传感器、麦克风等，由游戏玩者的手势及/或声音等操作以代替使用控制器操作。
[0387]
此外，上述游戏机的影像可以由电视装置、个人计算机用显示器、游戏用显示器、头戴显示器等显示装置输出。
[0388]
通过将上述实施方式所说明的存储装置用于便携式游戏机5200或固定式游戏机7500，可以实现低功耗的便携式游戏机5200或固定式游戏机7500。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[0389]
并且，通过将上述实施方式所说明的存储装置用于便携式游戏机5200或固定式游戏机7500，可以储存在执行游戏时暂时生成的运算用文档。
[0390]
在图39e中，作为游戏机的例子示出便携式游戏机。图39f示出家用固定式游戏机。本发明的一个方式的电子设备不局限于此。作为应用本发明的一个方式的电子设备，例如可以举出设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[0391]
[移动体]上述实施方式所说明的存储装置可以应用于作为移动体的汽车及汽车的驾驶座位附近。
[0392]
图39g示出作为移动体的一个例子的汽车5700。
[0393]
汽车5700的驾驶座位附近设置有能够显示速度表、转速计、行驶距离、加油量、排档状态、空调的设定等以提供各种信息的仪表板。此外，驾驶座位附近也可以设置有表示上述信息的显示装置。
[0394]
尤其是，通过将由设置在汽车5700上的摄像装置(未图示)拍摄的影像显示在上述显示装置上，可以补充被支柱等遮挡的视野、驾驶座位的死角等，从而可以提高安全性。也就是说，通过显示设置在汽车5700外侧的拍摄装置所拍摄的图像，可以补充视野来避免死角，以提高安全性。
[0395]
上述实施方式所说明的存储装置能够暂时储存数据，例如，可以将该存储装置应用于汽车5700的自动驾驶系统、进行导航、危险预测等的系统等来暂时储存必要数据。此外，也可以储存安装在汽车5700上的行车记录仪的录像。
[0396]
虽然在上述例子中作为移动体的一个例子说明汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等。
[0397]
[照相机]上述实施方式所说明的存储装置可以应用于照相机。
[0398]
图39h示出摄像装置的一个例子的数码相机6240。数码相机6240包括外壳6241、显示部6242、操作开关6243、快门按钮6244等，并且安装有可装卸的镜头6246。在此，数码相机6240采用能够从外壳6241拆卸下镜头6246的结构，但是镜头6246及外壳6241被形成为一
体。此外，数码相机6240还可以具备另外安装的闪光灯装置及取景器等。
[0399]
通过将上述实施方式所说明的存储装置用于数码相机6240，可以实现低功耗的数码相机6240。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[0400]
[视频摄像机]上述实施方式所说明的存储装置可以应用于视频摄像机。
[0401]
图39i示出摄像装置的一个例子的视频摄像机6300。视频摄像机6300包括第一外壳6301、第二外壳6302、显示部6303、操作开关6304、镜头6305、连接部6306等。操作开关6304及镜头6305设置在第一外壳6301上，显示部6303设置在第二外壳6302上。第一外壳6301与第二外壳6302由连接部6306连接，第一外壳6301与第二外壳6302间的角度可以由连接部6306改变。显示部6303的图像也可以根据连接部6306中的第一外壳6301与第二外壳6302间的角度切换。
[0402]
当记录由视频摄像机6300拍摄的图像时，需要进行根据数据记录方式的编码。借助于上述存储装置，上述视频摄像机6300可以储存在进行编码时暂时生成的文档。
[0403]
[icd]可以将上述实施方式所说明的存储装置应用于埋藏式心律转复除颤器(icd)。
[0404]
图39j是示出icd的一个例子的截面示意图。icd主体5400至少包括电池5401、电子构件4700、调节器、控制电路、天线5404、向右心房的金属丝5402、向右心室的金属丝5403。
[0405]
icd主体5400通过手术设置在体内，两个金属丝穿过人体的锁骨下静脉5405及上腔静脉5406，并且其一方金属丝的先端设置于右心室，另一方金属丝的先端设置于右心房。
[0406]
icd主体5400具有心脏起搏器的功能，并在心律在规定范围之外时对心脏进行起搏。此外，在即使进行起搏也不改善心律时(快速的心室頻脉或心室颤动等)进行利用去颤的治疗。
[0407]
为了适当地进行起搏及去颤，icd主体5400需要经常监视心律。因此，icd主体5400包括用来检测心律的传感器。此外，icd主体5400可以在电子构件4700中储存通过该传感器测得的心律的数据、利用起搏进行治疗的次数、时间等。
[0408]
此外，因为由天线5404接收电力，且该电力被充电到电池5401。此外，通过使icd主体5400包括多个电池，可以提高安全性。具体而言，即使icd主体5400中的部分电池产生故障，其他电池可以起作用而被用作辅助电源。
[0409]
此外，除了能够接收电力的天线5404，还可以包括能够发送生理信号的天线，例如，也可以构成能够由外部的监视装置确认脉搏、呼吸数、心律、体温等生理信号的监视心脏活动的系统。
[0410]
[pc用扩展装置]上述实施方式所说明的存储装置可以应用于pc(personal computer；个人计算机)等计算机、信息终端用扩展装置。
[0411]
图40a示出该扩展装置的一个例子的可以携带且安装有能够储存数据的芯片的设置在pc的外部的扩展装置6100。扩展装置6100例如通过由usb(universal serial bus；通用串行总线)等连接于pc，可以储存数据。注意，虽然图40a示出可携带的扩展装置6100，但是根据本发明的一个方式的扩展装置不局限于此，例如也可以采用安装冷却风机等的较大
结构的扩展装置。
[0412]
扩展装置6100包括外壳6101、盖子6102、usb连接器6103及衬底6104。衬底6104被容纳在外壳6101中。衬底6104设置有驱动上述实施方式所说明的存储装置等的电路。例如，衬底6104安装有电子构件4700、控制器芯片6106。usb连接器6103被用作连接于外部装置的接口。
[0413]
[sd卡]上述实施方式所说明的存储装置可以应用于能够安装在信息终端或数码相机等电子设备上的sd卡。
[0414]
图40b是sd卡的外观示意图，图40c是sd卡的内部结构的示意图。sd卡5110包括外壳5111、连接器5112及衬底5113。连接器5112具有连接到外部装置的接口的功能。衬底5113被容纳在外壳5111中。衬底5113设置有存储装置及驱动该存储装置的电路。例如，衬底5113安装有电子构件4700、控制器芯片5115。此外，电子构件4700及控制器芯片5115的各电路结构不局限于上述记载，可以根据情况适当地改变电路结构。例如，电子构件所具备的写入电路、行驱动器、读出电路等也可以不安装在电子构件4700上而安装在控制器芯片5115上。
[0415]
通过在衬底5113的背面一侧也设置电子构件4700，可以增大sd卡5110的容量。此外，也可以将具有无线通信功能的无线芯片设置于衬底5113。由此，可以进行外部装置与sd卡5110之间的无线通信，可以进行电子构件4700的数据的读出及写入。
[0416]
[ssd]上述实施方式所说明的存储装置可以应用于能够安装在信息终端等电子设备上的固态驱动器(ssd：solid state drive)。
[0417]
图40d是ssd的外观示意图，图40e是ssd的内部结构的示意图。ssd5150包括外壳5151、连接器5152及衬底5153。连接器5152具有连接到外部装置的接口的功能。衬底5153被容纳在外壳5151中。衬底5153设置有存储装置及驱动该存储装置的电路。例如，衬底5153安装有电子构件4700、存储器芯片5155、控制器芯片5156。通过在衬底5153的背面一侧也设置电子构件4700，可以增大ssd5150的容量。存储器芯片5155中安装有工作存储器。例如，可以将dram芯片用于存储器芯片5155。控制器芯片5156中安装有处理器、ecc电路等。注意，电子构件4700、存储器芯片5155及控制器芯片5156的各电路结构不局限于上述记载，可以根据情况适当地改变电路结构。例如，控制器芯片5156中也可以设置用作工作存储器的存储器。
[0418]
[计算机]图41a所示的计算机5600是大型计算机的例子。在计算机5600中，多个机架式计算机5620收纳在机架5610中。
[0419]
计算机5620例如可以具有图41b所示的立体图的结构。在图41b中，计算机5620包括母板5630，母板5630包括多个插槽5631以及多个连接端子等。插槽5631插入有个人计算机卡5621。并且，个人计算机卡5621包括连接端子5623、连接端子5624、连接端子5625，它们连接到母板5630。
[0420]
图41c所示的个人计算机卡5621是包括cpu、gpu、存储装置等的处理板的一个例子。个人计算机卡5621具有板5622。此外，板5622包括连接端子5623、连接端子5624、连接端子5625、半导体装置5626、半导体装置5627、半导体装置5628以及连接端子5629。注意，图41c示出半导体装置5626、半导体装置5627以及半导体装置5628以外的半导体装置，关于这
些半导体装置的说明，参照以下记载的半导体装置5626、半导体装置5627以及半导体装置5628的说明。
[0421]
连接端子5629具有可以插入母板5630的插槽5631的形状，连接端子5629被用作连接个人计算机卡5621与母板5630的接口。作为连接端子5629的规格例如可以举出pcie等。
[0422]
连接端子5623、连接端子5624、连接端子5625例如可以被用作用来对个人计算机卡5621供电或输入信号等的接口。此外，例如，可以被用作用来进行个人计算机卡5621所计算的信号的输出等的接口。作为连接端子5623、连接端子5624、连接端子5625各自的规格例如可以举出usb(universal serial bus；通用串行总线)、sata(serialata；串行ata)、scsi(small computer system interface；小型计算机系统接口)等。此外，当从连接端子5623、连接端子5624、连接端子5625输出视频信号时，作为各规格可以举出hdmi(注册商标)等。
[0423]
半导体装置5626包括进行信号的输入及输出的端子(未图示)，通过将该端子插入板5622所包括的插座(未图示)，可以电连接半导体装置5626与板5622。
[0424]
半导体装置5627包括多个端子，通过将该端子以回流焊方式焊接到板5622所具备的布线，可以电连接半导体装置5627与板5622。作为半导体装置5627，例如，可以举出fpga(fieldprogrammable gate array)、gpu、cpu等。作为半导体装置5627，例如可以使用电子构件4730。
[0425]
半导体装置5628包括多个端子，通过将该端子以回流焊方式焊接到板5622所具备的布线，可以电连接半导体装置5628与板5622。作为半导体装置5628，例如，可以举出存储装置等。作为半导体装置5628，例如可以使用电子构件4700。
[0426]
计算机5600可以用作并行计算机。通过将计算机5600用作并行计算机，例如可以进行人工智能的学习及推论所需要的大规模计算。
[0427]
通过将本发明的一个方式的半导体装置用于上述各种电子设备，可以实现电子设备的小型化、高速化或低功耗化。此外，本发明的一个方式的半导体装置的耗电量少，由此可以降低电路发热。由此，可以减少因该发热而给电路本身、外围电路及模块带来的负面影响。此外，通过使用本发明的一个方式的半导体装置，可以实现高温环境下也稳定工作的电子设备。由此，可以提高电子设备的可靠性。
[0428]
接下来，说明可以应用于计算机5600的计算机系统的结构例子。图42是说明计算机系统700的结构例子的图。计算机系统700包括软件(software)和硬件(hardware)。注意，有时将计算机系统所包括称为信号处理装置。
[0429]
构成计算机系统700的软件包括含有器件驱动器的操作系统、中间件、各种开发环境、ai应用程序(aiapplication)以及与ai无关的应用程序(application)等。
[0430]
器件驱动器包括用来控制辅助存储装置、显示装置以及打印机等外部连接设备的应用程序等。
[0431]
构成计算机系统700的硬件包括第一运算处理装置、第二运算处理装置以及第一存储装置等。此外，第二运算处理装置包括第二存储装置。
[0432]
作为第一运算处理装置，例如优选使用noff os cpu等中央处理器。noffos cpu包括使用os晶体管的存储单元(例如，非易失性存储器)，在不需要工作的情况下，具有将所需要的信息储存在存储单元中并停止供应中央处理器电力的功能。通过使用noff os cpu作为第一运算处理装置，可以降低计算机系统700的耗电量。
[0433]
作为第二运算处理装置，例如可以使用gpu或fpga等。优选使用ai os加速器作为第二运算处理装置。ai os加速器由os晶体管构成，并包括积和运算电路等运算单元。ai os加速器的耗电量比一般的gpu等少。通过使用使用ai os加速器作为第二运算处理装置，可以降低计算机系统700的耗电量。
[0434]
作为第一存储装置及第二存储装置，优选使用本发明的一个方式的存储装置。例如，优选使用3d os nand型存储装置。3d os nand型存储装置可以用作缓存、主存储器以及寄存器。此外，通过使用3d os nand型存储装置，容易实现非诺依曼型计算机系统。
[0435]
3d os nand型存储装置的耗电量比使用si晶体管的3d nand型存储装置少。通过使用3d os nand型存储装置作为存储装置，可以降低计算机系统700的耗电量。再加上，3d os nand型存储装置能够用作通用存储器，由此可以降低构成计算机系统700的零部件个数。
[0436]
构成硬件的半导体装置由包括os晶体管的半导体装置构成，使得包括中央处理器、运算处理装置以及存储装置的硬件容易被单体化(monolithic)。通过硬件的单体化，不但可以实现小型化、轻量化、薄型化而且还可以容易降低耗电量。
[0437]
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
[0438]
(实施方式7)通过利用本说明书等中所示的os存储器，可以实现常关闭cpu(也称为“noff-cpu”)。noff-cpu是指包括即使栅极电压为0v也处于非导通状态(也称为关闭状态)的常关闭型晶体管的集成电路。
[0439]
在noff-cpu中，可以停止向noff-cpu中的不需要工作的电路的供电，使该电路处于待机状态。在供电停止而处于待机状态的电路中，没有电力消耗。因此，noff-cpu可以将用电量抑制到最小限度。此外，即使供电停止，noff-cpu也可以长时间保持设定条件等工作所需要的信息。当从待机状态恢复时，只要再次开始向该电路的供电即可，而不需要设定条件等的再次写入。就是说，可以高速从待机状态恢复。如此，noff-cpu可以降低功耗，而无需大幅度降低工作速度。
[0440]
可以将noff-cpu例如应用于iot(internet ofthings)领域的iot终端设备(也称为“端点微电脑”)803等小规模系统。
[0441]
图43示出iot网络的分层结构以及需求规格的倾向。在图43中，作为需求规格示出功耗804以及处理性能805。在iot网络的分层结构中大致分为上层部的云领域801以及下层部的嵌入式领域802。例如，服务器包括在云领域801中。例如，机械、工业机器人、车载设备、家电产品等包括在嵌入式领域802中。
[0442]
越是上层，对高处理性能的要求越比对低功耗的要求高。因此，在云领域801中，使用高性能cpu、高性能gpu以及大规模soc(system on a chip：系统级芯片)等。此外，越是下层，对低功耗的要求越比对高处理性能的要求高，器件个数也急剧增加。本发明的一个方式的半导体装置可以应用于被要求低功耗的iot终端设备的通信装置。
[0443]
此外，“端点”是指嵌入式领域802的终端区域。例如，在工厂、家电产品、基础设施、农业等中使用的微电脑相当于在端点使用的设备。
[0444]
在图44中，作为端点微电脑的应用例子，示出工厂自动化的示意图。工厂884通过因特网线(internet)与云(服务器)883连接。此外，云883通过因特网线与家庭881及公司
882连接。因特网线既可以是有线通信方式，又可以是无线通信方式。例如，在是无线通信方式的情况下，可以将本发明的一个方式的半导体装置用于通信装置并根据第四代移动通信系统(4g)或第五代移动通信系统(5g)等通信规格进行无线通信。工厂884可以通过因特网线与工厂885及工厂886连接。
[0445]
工厂884包括主设备(控制设备)831。主设备831具有与云883连接而进行信息的发送及接收的功能。此外，主设备831通过m2m(machine to machine；机器对机器)接口832与包括在iot终端设备841的多个工业机器人842连接。作为m2m接口832，例如，可以使用有线通信方式之一的工业以太网(“ethernet”是注册商标)或者无线通信方式之一的局部5g(local5g)等。
[0446]
工厂的管理者可以在家庭881或公司882通过云883连接到工厂884而确认工作状况等。此外，可以进行产品的错误及短缺的检查、放置地方的指示以及节拍时间(takt time)的测量等。
[0447]
近年来，在“智能工厂”的推动下iot在全球范围被导入工厂。作为智能工厂的实例，已知有如下实例：不仅利用端点微电脑进行检查以及监查，而且进行故障检测或异常预测等。
[0448]
在端点微电脑等小规模系统中，在很多情况下，工作时的系统整体的功耗低，因此cpu的耗电量占比容易变大。由此，在端点微电脑等小规模系统中，noff-cpu所带来的待机状态中的功率降低效应变大。另一方面，iot的嵌入式领域有时被要求快速反应能力，通过使用noff-cpu可以高速从待机状态恢复。
[0449]
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
实施例
[0450]
通过使用器件模拟软件评价使用本发明的一个方式的os存储器的nand型存储器串(nand memory string)的改写耐性。在本实施例中，说明其评价结果。改写耐性使用synopsys公司的器件模拟软件tcad sentaurus进行评价。
[0451]
图45a示出包括多个使用os存储器的nand型存储器串(也称为“3d os nand串”)的半导体装置的立体示意图。图45a所示的半导体装置是在上述实施方式中说明的3d os nand型存储装置。图45a示出nand型存储器串、控制栅极cg(control gates)及写入栅极wg(writing gates)等。
[0452]
作为构成存储器串的存储单元(os存储器)的结构，假设在上述实施方式中说明的存储单元100a(参照图12a)的结构。图45b示出存储单元的等效电路图。图45b所示的存储单元是包括两个晶体管(晶体管wtr及晶体管rtr)及一个电容器cs的2t-1c型存储单元。注意，图45b与上面实施方式说明的图5a所示的电路图相等。
[0453]
图45b所示的晶体管wtr及晶体管rtr是os晶体管。并且，晶体管wtr是包括浮动栅极(fg)的晶体管。在本实施例中，作为fg假设包含硼的多晶硅。
[0454]
晶体管wtr的栅极与写入栅极wg电连接，晶体管wtr的源极和漏极中的一个与写入位线wbl电连接。晶体管wtr的源极和漏极中的另一个与电容器cs的一个电极及晶体管rtr的栅极电连接。晶体管wtr的源极和漏极中的另一个、电容器cs的一个电极和晶体管rtr的栅极电连接的节点被用作保持节点sn。此外，保持节点sn与布线bwbl电连接。电容器cs的另
一个电极与控制栅极cg电连接。晶体管rtr的源极和漏极中的一个与读出位线rbl和晶体管wtr的背栅极电连接。晶体管rtr的背栅极与背栅极线bg电连接。晶体管rtr的源极和漏极中的另一个与布线brbl电连接。
[0455]
图46示出3d os nand串的写入及读出工作的时序图。在图46中，示出作为3d os nand串四个存储单元连接的情况。写入工作时，对位于比写入对象的存储单元更靠近漏极端子(读出位线rbl)一侧的所有的单元写入读出位线rbl的电位。因此，写入工作需要从离读出位线rbl远的单元依次进行。此外，读出工作可以跟随nand型快闪存储器的读出工作。
[0456]
表2示出用于模拟的氧化物半导体的设定参数。
[0457]
[表2]
[0458]
表3示出用于写入工作(writing)/读出工作(reading)等的模拟的电源电压。
[0459]
[表3]
[0460]
为了调整晶体管wtr的阈值，对fg的电荷注入以15v进行一次，但是在其他工作中使用的电源电压为4v。即，写入工作时不使用像nand快闪存储器那样高的电源电压。
[0461]
图47a示出晶体管wtr的id-vwg特性。图47a示出对晶体管wtr的fg注入电荷时的每个电压(vpre：pre-charge voltage)的id-vwg特性。图47b是晶体管wtr的阈值电压(vth)与vpre的关系的图。由此可知，随着vpre变大，vth向正一侧漂移。
[0462]
对存储装置来说保持特性是很重要的。3d os nand型存储装置的保持特性由晶体管wtr的vth与对栅极施加比vth小的电压时的源极和漏极间流过的电流(关态电流)的大小而决定。os晶体管的关态电流极少，所以适合晶体管wtr。
[0463]
假设八个存储单元串联连接的3d os nand存储器串而进行本实施例的模拟。图48示出3d os nand存储器串的保持特性。在图48中，示出串联连接的八个存储单元中除了中央两个的六个存储单元的保持特性。此外，图48a示出vpre＝12.5v时的保持特性，图48b示出vpre＝15v时的保持特性。此外，作为当保持特性评价时写入的数据模式，使用方格旗状模式(checkerpattern)(对奇数行的存储单元写入“1”，对偶数行的存储单元写入“0”)及反转方格旗状模式(对奇数行的存储单元写入“0”，对偶数行的存储单元写入“1”)的两种。
[0464]
在图48a及图48b中，横轴表示经过时间(time)，纵轴表示保持节点sn的电压vsn。从图48a及图48b可知，为了实现在模拟中使用的器件结构保持10年(3.2
×
108s)，需要vpre为15v，晶体管wtr的vth为2v左右。以后，在本实施例中，说明vpre为15v的情况的模拟结果。
[0465]
图49a及图49b示出当对存储器串交替地写入方格旗状模式及反转方格旗状模式时的存储单元的保持特性的模拟结果。在此，“对存储器串交替地写入方格旗状模式及反转方格旗状模式”是指对一个存储单元写入“1”而经过一定期间后对同样的存储单元写入“0”的反复工作。此时，对相邻的存储单元写入一直不同的数据。
[0466]
在写入工作中，可以预测存储单元离写入位线wbl越远其写入时间越长。由此，通过调查离布线bwbl近的存储单元的保持特性，可以预测保持特性的最差事例。
[0467]
在图49a及图49b中，横轴表示经过时间(time)，纵轴表示保持节点sn的电压vsn。图49a示出离布线bwbl最近的存储单元的保持节点sn(保持节点sn[1])的保持特性。图49b示出离布线bwbl第二近的存储单元的保持节点sn(保持节点sn[2])的保持特性。
[0468]
在图49a及图49b中，示出写入“1”之后经过10μs再写入“0”的情况的节点sn的电压vsn的变化及写入“0”之后经过10μs再写入“1”的情况的节点sn的电压vsn的变化。由此可知保持节点sn[1]的“1”和“0”的电位差比保持节点sn[2]小。
[0469]
图50示出在保持节点sn[1]至保持节点sn[8]中保持“0”的情况的读出电流irbl(读出工作时在读出位线rbl中流过的电流的大小)及保持“1”的情况的读出电流irbl的模拟结果。此外，在本实施例中，保持节点sn[8]为离写入位线wbl最近的存储单元包括的保持节点sn。
[0470]
从图50可知，在包括保持节点sn[2]至保持节点sn[8]的各存储单元中，可以得到大致同样的读出电流irbl。另一方面，可知在包括保持节点sn[1]的存储单元中，“1”和“0”间的读出电流irbl有差，但是读出电流irbl的数值大幅度偏离其他存储单元。由此，离布线bwbl最近的存储单元优选用作伪单元而不用于实际工作。
[0471]
表4示出一般的dram、nand快闪存储器及3d os nand型存储装置的比较表。
[0472]
[表4]评价dramnand快闪3d os nand电源3.3v12v4v耐性∞104∞密度低高高保持期间60秒10年10年
选择器/周围复杂简单简单
[0473]
从模拟结果可知，在3d os nand型存储装置具有10年的保持特性的同时，可以期待电源电压的降低。此外，3d os nand型存储装置通过晶体管在保持节点中保持数据，因此可以预测其改写耐性与dram同样的程度。如此，3d os nand型存储装置具有nand快闪存储器的优点和dram的优点的双方。由此，3d os nand型存储装置可以用作通用存储器。[符号说明]
[0474]
100：存储单元、101：绝缘体、102：导电体、103：导电体、108：中心轴、111：绝缘体、112：功能体、113：绝缘体、114：半导体、115：导电体、116：绝缘体、117：半导体、118：绝缘体、119：导电体、120：空洞、121：绝缘体、130：结构体、131：开口、132：区域、140：叠层体、200：存储器串。