技术特征：
1.一种半导体器件，包括：栅极堆叠件；栅极间隔件，位于所述栅极堆叠件的侧壁上；源极/漏极区，邻近所述栅极堆叠件；硅化物，包括：共形的第一部分，延伸到所述源极/漏极区中，所述共形的第一部分包含金属和硅；和共形的第二部分，位于所述共形的第一部分上方，所述共形的第二部分进一步设置在所述栅极间隔件的侧壁上，所述共形的第二部分包含所述金属、硅和氮；以及源极/漏极接触件，通过所述硅化物电连接到所述源极/漏极区。2.根据权利要求1所述的半导体器件，其中，所述金属为钛，所述共形的第一部分包含钛硅(tisi)，并且所述共形的第二部分包含氮化硅钛(tsn)。3.根据权利要求1所述的半导体器件，其中，所述共形的第一部分的厚度在2nm至4nm的范围内。4.根据权利要求1所述的半导体器件，其中，所述共形的第二部分的厚度在1nm至2nm的范围内。5.根据权利要求1所述的半导体器件，其中，所述源极/漏极接触件包括：衬垫；以及金属，位于所述衬垫上方。6.根据权利要求1所述的半导体器件，其中，所述硅化物包含氯。7.根据权利要求6所述的半导体器件，其中，所述硅化物中的所述氯小于0.5％原子。8.一种半导体器件，包括：栅极堆叠件，位于晶体管的沟道区上方；栅极间隔件，位于所述栅极堆叠件的侧壁上；源极/漏极区，邻近所述沟道区；硅化物，延伸到所述源极/漏极区中，所述硅化物包括：钛硅部分，其中，所述钛硅部分的最小厚度与所述钛硅部分的最大厚度的比率在3.5:1至5:1的范围内；和氮化硅钛部分，所述氮化硅钛部分所述钛硅部分上，其中，所述氮化硅钛部分的最小厚度与所述氮化硅钛部分的最大厚度的比率在1:1至1.5:1的范围内；以及源极/漏极接触件，所述源极/漏极接触件通过所述硅化物电连接到所述源极/漏极区。9.根据权利要求8所述的半导体器件，其中，所述氮化硅钛部分在所述氮化硅钛部分上方并且沿着所述氮化硅钛部分的侧面延伸。10.一种形成半导体的方法，包括：穿过层间介电层图案化开口，其中，所述开口暴露源极/漏极区的表面；在所述开口中形成硅化物，其中，形成所述硅化物包括：执行第一共形沉积工艺以在所述源极/漏极区上形成第一含金属部分；执行第二共形沉积工艺以在所述第一含金属部分上形成第二含金属部分，其中，所述第一共形沉积工艺的工艺参数不同于所述第二共形沉积工艺；和在所述第二含金属部分上执行钝化处理；以及
在所述开口中在所述硅化物上方形成源极/漏极接触件。
技术总结
一种半导体器件，包括：栅极堆叠件；位于栅极堆叠件的侧壁上的栅极间隔件；邻近栅极堆叠件的源极/漏极区；硅化物；以及通过硅化物电连接到源极/漏极区的源极/漏极接触件。硅化物包括：共形的第一部分，该共形的第一部分在源极/漏极区中，该共形的第一部分包含金属和硅；以及共形的第二部分，该共形的第二部分在共形的第一部分上方，该共形的第二部分进一步设置在栅极间隔件的侧壁上，该共形的第二部分包含金属、硅和氮。本发明的实施例还涉及形成半导体器件的方法。器件的方法。器件的方法。
技术研发人员：曾凯迪 李振铭 杨复凯 王美匀
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2021.03.04
技术公布日：2021/9/9