半导体结构及半导体结构的制作方法与流程

1.本发明涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的制作方法。


背景技术：

2.相关技术中，芯片之间的键合是通过芯片上的金属垫相互连接而实现，但由于工艺限制，两个芯片之间的两个金属垫之间很容易出现断路或短路连接的问题。


技术实现要素：

3.本发明提供一种半导体结构及半导体结构的制作方法，以改善半导体结构的性能。
4.根据本发明的第一个方面，提供了一种半导体结构，包括：
5.第一芯片，第一芯片包括第一衬底、第一导电连线、第一导电接触垫以及第二导电接触垫，第一导电接触垫和第二导电接触垫相间隔，且均与第一导电连线相连接；
6.第二芯片，第二芯片包括第二衬底、第二导电连线、第三导电接触垫以及第四导电接触垫，第三导电接触垫和第四导电接触垫相间隔，且均与第二导电连线相连接；
7.其中，第一导电接触垫和第二导电接触垫均与第三导电接触垫交错连接，第一导电接触垫和第二导电接触垫均与第四导电接触垫交错连接。
8.在本发明的一个实施例中，第一导电接触垫的延伸方向与第二导电接触垫的延伸方向相一致；
9.第三导电接触垫的延伸方向与第四导电接触垫的延伸方向相一致。
10.在本发明的一个实施例中，第一导电接触垫与第二导电接触垫相平行；
11.第三导电接触垫与第四导电接触垫相平行。
12.在本发明的一个实施例中，第一导电接触垫与第三导电接触垫相垂直。
13.在本发明的一个实施例中，第一芯片还包括第一支撑接触垫，第一支撑接触垫与第一导电连线相间隔，第一导电接触垫和第二导电接触垫均与第一支撑接触垫相间隔；
14.第二芯片还包括第二支撑接触垫，第二支撑接触垫与第二导电连线相间隔，第三导电接触垫和第四导电接触垫均与第二支撑接触垫相间隔；
15.其中，第一支撑接触垫和第二支撑接触垫交错连接。
16.在本发明的一个实施例中，第一支撑接触垫成对设置，第一导电接触垫和第二导电接触垫位于成对的两个第一支撑接触垫之间；
17.第二支撑接触垫成对设置，第三导电接触垫和第四导电接触垫位于成对的两个第二支撑接触垫之间。
18.在本发明的一个实施例中，第一支撑接触垫沿垂直第一衬底方向上的正投影与第一导电连线不重合；
19.第二支撑接触垫沿垂直第二衬底方向上的正投影与第二导电连线不重合。
20.在本发明的一个实施例中，第一导电接触垫和第二导电接触垫之间的间距不等于第三导电接触垫和第四导电接触垫之间的间距。
21.在本发明的一个实施例中，第一导电连线为第一硅通孔；
22.第二导电连线为第二硅通孔。
23.根据本发明的第二个方面，提供了一种半导体结构，包括：
24.衬底；
25.导电连线，导电连线位于衬底内；
26.第一导电接触垫，第一导电接触垫位于衬底内，第一导电接触垫与导电连线相连接，且位于导电连线的上方；
27.第二导电接触垫，第二导电接触垫位于衬底内，第二导电接触垫与导电连线相连接，且位于导电连线的上方；
28.其中，第一导电接触垫与第二导电接触垫相间隔。
29.在本发明的一个实施例中，第一导电接触垫的延伸方向与第二导电接触垫的延伸方向相一致。
30.在本发明的一个实施例中，第一导电接触垫与第二导电接触垫相平行。
31.在本发明的一个实施例中，半导体结构还包括：
32.支撑接触垫，支撑接触垫位于衬底内，支撑接触垫与导电连线相间隔；
33.其中，第一导电接触垫和第二导电接触垫均与支撑接触垫相间隔。
34.在本发明的一个实施例中，支撑接触垫成对设置，第一导电接触垫和第二导电接触垫位于成对的两个支撑接触垫之间。
35.在本发明的一个实施例中，支撑接触垫沿垂直衬底方向上的正投影与导电连线不重合。
36.在本发明的一个实施例中，导电连线为硅通孔。
37.根据本发明的第三个方面，提供了一种半导体结构的制作方法，包括：
38.提供一衬底，衬底内形成有导电连线；
39.在衬底内形成第一导电接触垫和第二导电接触垫，第一导电接触垫与导电连线相连接，且位于导电连线的上方，第二导电接触垫与导电连线相连接，且位于导电连线的上方；
40.其中，第一导电接触垫与第二导电接触垫相间隔。
41.在本发明的一个实施例中，衬底包括硅衬底和形成于硅衬底上方的绝缘层，导电连线的上部位于绝缘层内，第一导电接触垫与第二导电接触垫均形成于绝缘层内，第一导电接触垫的上表面和第二导电接触垫的上表面均与绝缘层的上表面相平齐。
42.在本发明的一个实施例中，在绝缘层上形成多个相间隔的开口之后，第一导电接触垫与第二导电接触垫形成于相应的开口内。
43.在本发明的一个实施例中，多个开口中的至少一个内形成有支撑接触垫，支撑接触垫与导电连线相间隔。
44.本发明的半导体结构包括第一芯片和第二芯片，第一芯片的第一导电连线连接第一导电接触垫和第二导电接触垫，第二芯片的第二导电连线连接第三导电接触垫和第四导电接触垫，通过使得第一导电接触垫和第二导电接触垫均与第三导电接触垫交错连接，第
一导电接触垫和第二导电接触垫均与第四导电接触垫交错连接，以此保证第一导电连线和第二导电连线之间的可靠电连接，避免第一导电连线和第二导电连线出现断路问题，从而改善半导体结构的性能。
附图说明
45.通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标，特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
46.图1是根据一示例性实施方式示出的一种半导体结构的组合结构示意图；
47.图2是根据一示例性实施方式示出的一种半导体结构的分解结构示意图；
48.图3是根据一示例性实施方式示出的一种半导体结构的剖面结构示意图；
49.图4是根据一示例性实施方式示出的一种半导体结构的部分结构的一种连接结构示意图；
50.图5是根据一示例性实施方式示出的一种半导体结构的部分结构的另一种连接结构示意图；
51.图6是根据一示例性实施方式示出的一种半导体结构的结构示意图；
52.图7是根据一示例性实施方式示出的一种半导体结构的剖面结构示意图；
53.图8是根据一示例性实施方式示出的一种半导体结构的制作方法的流程示意图；
54.图9是根据一示例性实施方式示出的一种半导体结构的制作方法形成导电连线的结构示意图；
55.图10是根据一示例性实施方式示出的一种半导体结构的制作方法形成第二绝缘层的结构示意图；
56.图11是根据一示例性实施方式示出的一种半导体结构的制作方法形成开口的结构示意图；
57.图12是根据一示例性实施方式示出的一种半导体结构的制作方法形成导电接触垫的结构示意图。
58.附图标记说明如下：
59.10、衬底；11、开口；12、第一绝缘层；13、第二绝缘层；20、导电连线；30、第一导电接触垫；31、第二导电接触垫；32、支撑接触垫；
60.40、第一芯片；41、第一衬底；42、第一导电连线；43、第一导电接触垫；44、第二导电接触垫；45、第一支撑接触垫；50、第二芯片；51、第二衬底；52、第二导电连线；53、第三导电接触垫；54、第四导电接触垫；55、第二支撑接触垫。
具体实施方式
61.体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
62.在对本发明的不同示例性实施方式的下面描述中，参照附图进行，附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构，系
统和步骤。应理解的是，可以使用部件，结构，示例性装置，系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”，“之间”，“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
63.本发明的一个实施例提供了一种半导体结构，请参考图1至图3，半导体结构包括：第一芯片40，第一芯片40包括第一衬底41、第一导电连线42、第一导电接触垫43以及第二导电接触垫44，第一导电接触垫43和第二导电接触垫44相间隔，且均与第一导电连线42相连接；第二芯片50，第二芯片50包括第二衬底51、第二导电连线52、第三导电接触垫53以及第四导电接触垫54，第三导电接触垫53和第四导电接触垫54相间隔，且均与第二导电连线52相连接；其中，第一导电接触垫43和第二导电接触垫44均与第三导电接触垫53交错连接，第一导电接触垫43和第二导电接触垫44均与第四导电接触垫54交错连接。
64.本发明一个实施例的半导体结构包括第一芯片40和第二芯片50，第一芯片40的第一导电连线42连接第一导电接触垫43和第二导电接触垫44，第二芯片50的第二导电连线52连接第三导电接触垫53和第四导电接触垫54，通过使得第一导电接触垫43和第二导电接触垫44均与第三导电接触垫53交错连接，第一导电接触垫43和第二导电接触垫44均与第四导电接触垫54交错连接，以此保证第一导电连线42和第二导电连线52之间的可靠电连接，避免第一导电连线42和第二导电连线52出现断路问题，从而改善半导体结构的性能。
65.需要说明的是，相对于相关技术中，上下两个键合的芯片之间的导电连接线是通过较大的一个接触面实现连接，而本实施例中，通过使得第一导电接触垫43和第二导电接触垫44均与第三导电接触垫53交错连接，第一导电接触垫43和第二导电接触垫44均与第四导电接触垫54交错连接，从而能够保证可靠的接触面，以此保证第一导电连线42和第二导电连线52之间的可靠电连接。
66.在一些实施例中，第一导电连线42、第一导电接触垫43以及第二导电接触垫44均位于第一衬底41内，第二导电连线52、第三导电接触垫53以及第四导电接触垫54均位于第二衬底51内，第一芯片40和第二芯片50键合。
67.需要说明的是，第一导电接触垫43以及第二导电接触垫44可以部分位于第一衬底41内，也可以全部位于第一衬底41内。相应的，第三导电接触垫53以及第四导电接触垫54可以部分位于第二衬底51内，也可以全部位于第二衬底51内。
68.在一些实施例中，第一导电接触垫43以及第二导电接触垫44可以位于第一衬底41的表面。相应的，第三导电接触垫53以及第四导电接触垫54可以第二衬底51的表面。
69.具体的，如图1和图2所示，第一芯片40包括第一衬底41、第一导电连线42、第一导电接触垫43以及第二导电接触垫44，第二芯片50包括第二衬底51、第二导电连线52、第三导电接触垫53以及第四导电接触垫54，在第一芯片40和第二芯片50键合后，第一衬底41和第二衬底51相键合，而第一导电接触垫43和第二导电接触垫44均与第三导电接触垫53和第四导电接触垫54相连接，在某些情况下即使出现错位，也可以存在相互接触的部分，从而保证第一导电连线42和第二导电连线52之间的可靠电连接。
70.在一些实施例中，第一导电接触垫43和第二导电接触垫44可以是完全相同的结构。第三导电接触垫53和第四导电接触垫54可以是完全相同的结构。
71.在一些实施例中，第一导电接触垫43和第二导电接触垫44可以是不相同的结构。第三导电接触垫53和第四导电接触垫54可以是不相同的结构。
72.在一些实施例中，第一导电接触垫43和第二导电接触垫44中的至少之一可以是多个。第三导电接触垫53和第四导电接触垫54中的至少之一可以是多个。
73.在一个实施例中，第一导电接触垫43的延伸方向与第二导电接触垫44的延伸方向相一致，即第一导电接触垫43和第二导电接触垫44之间的距离是一个固定值。
74.相应的，第三导电接触垫53的延伸方向与第四导电接触垫54的延伸方向相一致，即第三导电接触垫53和第四导电接触垫54之间的距离是一个固定值。
75.在一些实施例中，第一导电接触垫43和第二导电接触垫44均沿直线方向延伸，第三导电接触垫53和第四导电接触垫54均沿直线方向延伸。
76.在一些实施例中，第一导电接触垫43和第二导电接触垫44均沿曲线方向延伸，第三导电接触垫53和第四导电接触垫54均沿曲线方向延伸。
77.在一个实施例中，第一导电接触垫43与第二导电接触垫44相平行，即第一导电接触垫43与第二导电接触垫44沿直线方向延伸，以此减小第一导电接触垫43与第二导电接触垫44的长度。
78.相应的，第三导电接触垫53与第四导电接触垫54相平行，即第三导电接触垫53与第四导电接触垫54沿直线方向延伸，以此减小第三导电接触垫53与第四导电接触垫54的长度。
79.在一些实施例中，第一导电接触垫43与第三导电接触垫53相垂直。
80.具体的，如图4所示，第一导电接触垫43和第二导电接触垫44相平行，第三导电接触垫53与第四导电接触垫54相平行，且第一导电接触垫43与第三导电接触垫53相垂直，即上下接触垫之间的接触面积可以是最小，但可以保证稳定的接触面积。即使出现错位键合，即键合对准不良，接触面积依然可以保证不变，接触面阻值影响很小，如图5所示。
81.在一些实施例中，第一导电接触垫43与第三导电接触垫53之间的夹角可以大于0度小于180度，即保证可以出现交错设置即可，相对于第一导电接触垫43与第三导电接触垫53相垂直，此时上下接触垫之间的接触面积会较大。
82.在一个实施例中，如图1和图2所示，第一芯片40还包括第一支撑接触垫45，第一支撑接触垫45与第一导电连线42相间隔，第一导电接触垫43和第二导电接触垫44均与第一支撑接触垫45相间隔；第二芯片50还包括第二支撑接触垫55，第二支撑接触垫55与第二导电连线52相间隔，第三导电接触垫53和第四导电接触垫54均与第二支撑接触垫55相间隔；其中，第一支撑接触垫45和第二支撑接触垫55交错连接。第一支撑接触垫45和第二支撑接触垫55的设置虽然可以不实现电连接，但能够起到支撑保护作用，以此提高半导体结构的稳定性和强度。
83.进一步地，第一支撑接触垫45的长度大于第一导电连线42的直径，即第一支撑接触垫45不与第一导电连线42相连接，且第一支撑接触垫45的两端均位于第一导电连线42的外围。
84.相应的，第二支撑接触垫55的长度大于第二导电连线52的直径，即第二支撑接触垫55不与第二导电连线52相连接，且第二支撑接触垫55的两端均位于第二导电连线52的外围。
85.在一些实施例中，第一支撑接触垫45位于第一衬底41内，第一支撑接触垫45可以完全位于第一衬底41内，且其上表面与第一衬底41的上表面相平齐，或者第一支撑接触垫45可以部分位于第一衬底41内，即第一支撑接触垫45凸出第一衬底41的上表面。
86.相应的，第二支撑接触垫55位于第二衬底51内，第二支撑接触垫55可以完全位于第二衬底51内，且其上表面与第二衬底51的上表面相平齐，或者第二支撑接触垫55可以部分位于第二衬底51内，即第二支撑接触垫55凸出第二衬底51的上表面。
87.在一些实施例中，第一支撑接触垫45位于第一衬底41的上表面，第二支撑接触垫55位于第二衬底51的上表面。
88.在一个实施例中，第一支撑接触垫45成对设置，第一导电接触垫43和第二导电接触垫44位于成对的两个第一支撑接触垫45之间，即最外侧的两个第一支撑接触垫45实现可靠保护。
89.相应的，第二支撑接触垫55成对设置，第三导电接触垫53和第四导电接触垫54位于成对的两个第二支撑接触垫55之间。
90.在一些实施例中，第一支撑接触垫45和第二支撑接触垫55的数量可以均大于两个，此处不作限定。
91.在一些实施例中，第一支撑接触垫45沿垂直第一衬底41方向上的正投影与第一导电连线42相重合，即第一支撑接触垫45的至少部分可以位于第一导电连线42的正上方，但第一支撑接触垫45与第一导电连线42之间间隔设置。
92.相应的，第二支撑接触垫55沿垂直第二衬底51方向上的正投影与第二导电连线52相重合，即第二支撑接触垫55的至少部分可以位于第二导电连线52的正上方，但第二支撑接触垫55与第二导电连线52之间间隔设置。
93.在一些实施例中，第一支撑接触垫45沿垂直第一衬底41方向上的正投影与第一导电连线42不重合，即第一支撑接触垫45位于第一导电连线42的外围区域。其中，第一支撑接触垫45的下表面可以高于第一导电连线42的上表面，或者第一支撑接触垫45的下表面可以等于第一导电连线42的上表面，或者第一支撑接触垫45的下表面可以低于第一导电连线42的上表面。
94.相应的，第二支撑接触垫55沿垂直第二衬底51方向上的正投影与第二导电连线52不重合，即第二支撑接触垫55位于第二导电连线52的外围区域。其中，第二支撑接触垫55的下表面可以高于第二导电连线52的上表面，或者第二支撑接触垫55的下表面可以等于第二导电连线52的上表面，或者第二支撑接触垫55的下表面可以低于第二导电连线52的上表面。
95.在一些实施例中，第一导电接触垫43和第二导电接触垫44之间的间距等于第三导电接触垫53和第四导电接触垫54之间的间距。
96.在一些实施例中，第一导电接触垫43和第二导电接触垫44之间的间距不等于第三导电接触垫53和第四导电接触垫54之间的间距，即使第一芯片40和第二芯片50之间出现键合偏差，也可以保证第一芯片40和第二芯片50的接触垫之间具有足够的接触面积，避免出现断路问题。
97.在一个实施例中，第一导电连线42为第一硅通孔；第二导电连线52为第二硅通孔。即第一硅通孔和第二硅通孔通过相互交错的接触垫实现连接。
98.在一些实施例中，第一导电接触垫43和第二导电接触垫44的长度均大于第一导电连线42的直径，即第一导电接触垫43和第二导电接触垫44的两端可以均位于第一导电连线42的外侧，不与第一导电连线42直接接触。
99.相应的，第三导电接触垫53和第四导电接触垫54的长度均大于第二导电连线52的直径，即第三导电接触垫53和第四导电接触垫54的两端可以均位于第二导电连线52的外侧，不与第二导电连线52的直接接触。
100.在一些实施例中，第一导电接触垫43和第二导电接触垫44可以均为矩形结构，第三导电接触垫53和第四导电接触垫54可以均为矩形结构。第一支撑接触垫45和第二支撑接触垫55可以均为矩形结构。
101.在一些实施例中，第一导电连线42、第一导电接触垫43以及第二导电接触垫44可以包括铜(cu)、钨(w)等等相关集成电路导电材料。
102.相应的，第二导电连线52、第三导电接触垫53以及第四导电接触垫54可以包括铜(cu)、钨(w)等等相关集成电路导电材料。第一支撑接触垫45和第二支撑接触垫55可以包括铜(cu)、钨(w)等等相关集成电路导电材料。
103.在一些实施例中，第一导电接触垫43、第二导电接触垫44以及第一支撑接触垫45中的至少之一的宽度可以为100nm～1000nm，深度可为100nm～500nm。
104.第三导电接触垫53、第四导电接触垫54以及第二支撑接触垫55第二支撑接触垫55中的至少之一的宽度可以为100nm～1000nm，深度可为100nm～500nm。
105.在一些实施例中，第一导电接触垫43和第二导电接触垫44中的至少一个可以与第一支撑接触垫45为相同的结构。第三导电接触垫53和第四导电接触垫54中的至少一个可以与第二支撑接触垫55为相同的结构。
106.在一些实施例中，第一导电接触垫43和第二导电接触垫44均可以与第一支撑接触垫45为不相同的结构。第三导电接触垫53和第四导电接触垫54均可以与第二支撑接触垫55为不相同的结构。
107.本发明的一个实施例还提供了一种半导体结构，请参考图6和图7，半导体结构包括：衬底10；导电连线20，导电连线20位于衬底10内；第一导电接触垫30，第一导电接触垫30位于衬底10内，第一导电接触垫30与导电连线20相连接，且位于导电连线20的上方；第二导电接触垫31，第二导电接触垫31位于衬底10内，第二导电接触垫31与导电连线20相连接，且位于导电连线20的上方；其中，第一导电接触垫30与第二导电接触垫31相间隔。
108.本发明一个实施例的半导体结构包括衬底10和导电连线20，导电连线20上连接有第一导电接触垫30和第二导电接触垫31，通过将第一导电接触垫30和第二导电接触垫31间隔设置，从而改变了导电连线20用于与其他导电结构相连接的接触面，以此改善半导体结构的连接可靠性，有利于提高半导体结构的导电连接性能。
109.需要说明的是，第一导电接触垫30位于衬底10内，第一导电接触垫30可以是部分位于衬底10内，也可以是全部位于衬底10内。相应的，第二导电接触垫31位于衬底10内可以是部分位于衬底10内，也可以是全部位于衬底10内。
110.在一些实施例中，第一导电接触垫30和第二导电接触垫31可以是相同的结构。
111.在一些实施例中，第一导电接触垫30和第二导电接触垫31可以是不相同的结构。
112.在一些实施例中，第一导电接触垫30和第二导电接触垫31中的至少之一可以是多
个。
113.在一个实施例中，第一导电接触垫30的延伸方向与第二导电接触垫31的延伸方向相一致，即第一导电接触垫30和第二导电接触垫31之间的距离是一个固定值。
114.在一些实施例中，第一导电接触垫30和第二导电接触垫31均沿直线方向延伸。
115.在一些实施例中，第一导电接触垫30和第二导电接触垫31均沿曲线方向延伸。
116.在一个实施例中，第一导电接触垫30与第二导电接触垫31相平行，即第一导电接触垫30与第二导电接触垫31沿直线方向延伸，以此减小第一导电接触垫30与第二导电接触垫31的长度。
117.在一个实施例中，如图6和图7所示，半导体结构还包括：支撑接触垫32，支撑接触垫32位于衬底10内，支撑接触垫32与导电连线20相间隔；其中，第一导电接触垫30和第二导电接触垫31均与支撑接触垫32相间隔。支撑接触垫32的设置能够虽然可以不实现电连接，但能够起到支撑保护作用，以此提高半导体结构的稳定性和强度。
118.进一步地，支撑接触垫32的长度大于导电连线20的直径，即支撑接触垫32不与导电连线20相连接，且支撑接触垫32的两端均位于导电连线20的外围。
119.在一些实施例中，支撑接触垫32位于衬底10内，支撑接触垫32可以是部分位于衬底10内，也可以是全部位于衬底10内。
120.在一个实施例中，支撑接触垫32成对设置，第一导电接触垫30和第二导电接触垫31位于成对的两个支撑接触垫32之间，即最外侧的两个支撑接触垫32实现可靠保护。
121.在一些实施例中，支撑接触垫32的数量可以均大于两个，此处不作限定。
122.在一些实施例中，支撑接触垫32沿垂直衬底10方向上的正投影与导电连线20相重合，即支撑接触垫32的至少部分可以位于导电连线20的正上方，但支撑接触垫32与导电连线20之间间隔设置。
123.在一些实施例中，支撑接触垫32沿垂直衬底10方向上的正投影与导电连线20不重合，即支撑接触垫32可以位于导电连线20的外围区域，但支撑接触垫32与导电连线20之间间隔设置。其中，支撑接触垫32的下表面可以高于导电连线20的上表面，或者支撑接触垫32的下表面可以等于导电连线20的上表面，或者支撑接触垫32的下表面可以低于导电连线20的上表面。
124.在一个实施例中，导电连线20为硅通孔。
125.在一些实施例中，第一导电接触垫30和第二导电接触垫31的长度均大于导电连线20的直径，即第一导电接触垫30和第二导电接触垫31的两端可以均位于导电连线20的外侧，不与导电连线20直接接触。
126.在一些实施例中，第一导电接触垫30和第二导电接触垫31可以均为矩形结构，支撑接触垫32可以为矩形结构。
127.在一些实施例中，第一导电接触垫30、第二导电接触垫31以及支撑接触垫32可以包括铜(cu)、钨(w)等等相关集成电路导电材料。
128.第一导电接触垫30、第二导电接触垫31以及支撑接触垫32中的至少之一的宽度可以为100nm～1000nm，深度可为100nm～500nm。
129.在一些实施例中，第一导电接触垫30和第二导电接触垫31中的至少一个可以与支撑接触垫32为相同的结构。
130.在一些实施例中，第一导电接触垫30和第二导电接触垫31均可以与支撑接触垫32为不相同的结构。
131.本发明的一个实施例还提供了一种半导体结构的制作方法，请参考图8，包括：
132.s101，提供一衬底10，衬底10内形成有导电连线20；
133.s103，在衬底10内形成第一导电接触垫30和第二导电接触垫31，第一导电接触垫30与导电连线20相连接，且位于导电连线20的上方，第二导电接触垫31与导电连线20相连接，且位于导电连线20的上方；
134.其中，第一导电接触垫30与第二导电接触垫31相间隔。
135.本发明一个实施例的半导体结构的制作方法，通过形成有与导电连线20连接的第一导电接触垫30和第二导电接触垫31，且使得第一导电接触垫30和第二导电接触垫31间隔设置，从而改变了导电连线20用于与其他导电结构相连接的接触面，以此改善半导体结构的连接可靠性，有利于提高半导体结构的导电连接性能。
136.在一个实施例中，衬底10包括硅衬底和形成于硅衬底上方的绝缘层，导电连线20的上部位于绝缘层内，第一导电接触垫30与第二导电接触垫31均形成于绝缘层内，第一导电接触垫30的上表面和第二导电接触垫31的上表面均与绝缘层的上表面相平齐。即在用于两个晶圆键合时，两个晶圆的绝缘层相键合，相应的导电接触垫相键合。
137.具体的，硅衬底可以由含硅材料形成。硅衬底可以由任何合适的材料形成，例如，包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗以及碳掺杂硅中的至少一种。
138.绝缘层可以包括二氧化硅(sio2)、碳氧化硅(sioc)、氮化硅(sin)、碳氮化硅(sicn)等相关集成电路绝缘材料。
139.在一些实施例中，绝缘层包括第一绝缘层12，导电连线20的上部位于第一绝缘层12内，如图9所示，在第一绝缘层12上形成第二绝缘层13，且第二绝缘层13覆盖导电连线20的顶端，如图10所示。
140.需要说明的是，硅衬底以及绝缘层内还可以设置有其他导电结构，此处不作限定，可以根据相关技术中的需要进行相应的选择。
141.在一个实施例中，在绝缘层上形成多个相间隔的开口11之后，第一导电接触垫30与第二导电接触垫31形成于相应的开口11内。
142.在一个实施例中，多个开口11中的至少一个内形成有支撑接触垫32，支撑接触垫32与导电连线20相间隔。
143.在图10的基础上，在第二绝缘层13上形成多个间隔的开口11，开口11贯穿第二绝缘层13，如图11所示。然后在多个开口11内形成第一导电接触垫30、第二导电接触垫31以及支撑接触垫32，如图12所示。
144.需要说明的是，第二绝缘层13、第一导电接触垫30、第二导电接触垫31以及支撑接触垫32的形成工艺可以在物理气相沉积(physical vapor deposition，pvd)工艺、化学气相沉积(chemical vapor deposition，cvd)工艺、原子层沉积(atomic layer deposition，ald)工艺、原位水汽生成(in-situ steam generation，issg)工艺以及旋涂介电层(spin on dielectric，sod)工艺等中进行选择，此处不作限定。
145.开口11的形成工艺包括光刻以及蚀刻等。在每个涂层形成后可以结合抛光(chemical mechanical polishing，cmp)工艺进行处理，以此保证涂层的平整度。第一导电
接触垫30、第二导电接触垫31以及支撑接触垫32的形成可以采用电镀或者溅射等工艺，此处不作限定。
146.在一个实施例中，半导体结构可以由上述的半导体结构的制作方法形成。
147.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和示例实施方式仅被视为示例性的，本发明的真正范围和精神由前面的权利要求指出。
148.应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。