具有多层级单元配置的非易失性存储器元件的制作方法

1.本发明涉及集成电路及半导体装置制造，更特别地，涉及包括非易失性存储器元件的结构以及制造包括非易失性存储器元件的结构的方法。


背景技术：

2.电阻式随机存取存储器(resistive random
‑
access memory，reram或rram)装置提供嵌入式非易失性存储器技术的一种类型。由于存储器元件为非易失性，因此当存储器未通电时，数据的存储位会被电阻式随机存取存储器装置保留。电阻式随机存取存储器装置的非易失性与易失性存储器技术形成了鲜明对比，例如在静态随机存取存储器(static random
‑
access memory，sram)装置中的存储内容在断电后最终会遗失，而动态随机存取存储器(dynamic random
‑
access memory，dram)装置如果不定期刷新，其中的存储内容则会遗失。
3.通过改变跨越介电层的电阻将数据存储在电阻式随机存取存储器装置的电阻式随机存取存储器元件中，从而提供不同的存储信息状态
‑
高电阻状态及低电阻状态
‑
表示数据的存储位。可以通过施加足以形成一根或多根细丝作为横跨介电材料的厚度桥接的导电路径的偏置电压来修改该介电材料，从而写入低电阻状态。电阻式随机存取存储器元件的细丝也通过施加偏置电压而被破坏，以写入高电阻状态。
4.改良结构包括非易失性存储器元件及制造包括非易失性存储器元件的结构的方法。


技术实现要素：

5.依据本发明的实施例，一种包括第一非易失性存储器元件的结构，该第一非易失性存储器元件具有第一电极、第二电极、及该第一电极和该第二电极之间的切换层。结构还包括第二非易失性存储器元件，该第二非易失性存储器元件包括第一电极、第二电极、及该第一电极与该第二电极之间的切换层。第一位线耦合至第一非易失性存储器元件的第一电极，且第一位线耦合至第二非易失性存储器元件的第一电极。第二位线耦合至第一非易失性存储器元件的第二电极。
6.依据本发明的另一实施例，方法包括形成第一非易失性存储器元件，该第一非易失性存储器元件包括第一电极、第二电极、及该第一电极和该第二电极之间的切换层，以及形成第二非易失性存储器元件，该第二非易失性存储器元件包括第一电极、第二电极、及该第一电极和该第二电极之间的切换层。方法还包括形成第一位线，该第一位线耦合至第一非易失性存储器元件的第一电极，且该第一位线耦合至第二非易失性存储器元件的第一电极，以及形成第二位线，该第二位线耦合至该第一非易失性存储器元件的第二电极。
附图说明
7.结合并构成本技术说明书一部份的附图中，示出本发明的各种实施例，且以上本
发明给出的一般描述及以下实施例给出的详细描述，一起用于解释本发明的实施例。在附图中，各个视图中相似的附图标记是指相似的特征。
8.图1显示依据本发明实施例用于位单元的结构的俯视图。
9.图2显示通常沿图1中的线2
‑
2撷取的剖视图。
10.图3显示通常沿图1中的线3
‑
3撷取的剖视图。
11.图4显示通常沿图1中的线4
‑
4撷取的剖视图。
具体实施方式
12.参照图1
‑
4及依据本发明的实施例，用于位单元(bitcell)的结构10包括非易失性存储器元件12、非易失性存储器元件14、及场效应晶体管16，场效应晶体管16耦合至非易失性存储器元件12、14。场效应晶体管16可以使用含有单晶半导体材料(例如单晶硅)的衬底18通过前段工序(front
‑
end
‑
of
‑
line,feol)工艺制造。场效应晶体管16提供用于非易失性存储器元件12、14的存取晶体管。结构10可为包括多个位单元的存储器阵列的部分。
13.场效应晶体管16可包括栅极电极22、栅极介电层24、源极区26、及漏极区28。栅极电极22可由重掺杂多晶硅组成，其作为毯覆层(blanket layer)沉积在衬底18上方并且以光刻和蚀刻工艺图案化，而栅极介电层24可由二氧化硅组成。或者，栅极电极22可为通过栅极优先(gate
‑
first)工艺或取代栅极(replacement gate)工艺形成的金属栅极，而栅极介电层24可由高k介电材料组成。栅极电极22可包括彼此互连的多个指。源极区26及漏极区28可为位于衬底18中的掺杂区域。源极区26及漏极区28可用n型掺杂物(例如，磷及/或砷)掺杂，其提供n型电性导电率，或者，可用p型掺杂物(例如，硼)掺杂，其提供p型电性导电率。场效应晶体管16可为鳍片型场效应晶体管、环绕式栅极(gate
‑
all
‑
around)场效晶体管等，而不是具有代表性的平面设计。
14.互连结构30可通过中段工序(middle
‑
of
‑
line,mol)工艺及/或后段工序(back
‑
end
‑
of
‑
line,beol)工艺在前段工序工艺完成后形成在场效应晶体管16上方。互连结构30包括具有层间介电层31的金属化层级(metalization level)，及设置在层间介电层31中的金属特征。层间介电层31可由介电材料组成，例如掺杂碳的二氧化硅。互连结构30的不同金属化层级中的导电特征将场效应晶体管16与非易失性存储器元件12、14互连，且提供从结构10读取数据或向结构10写入数据所需要的线的连接。
15.互连结构30特别地包括金属化层级70及金属化层级72，金属化层级70及金属化层级72在垂直方向上彼此隔开。非易失性存储器元件12、14在水平方向上具有并列布置。非易失性存储器元件12、14不在垂直方向上堆叠。
16.在一实施例中，非易失性存储器元件12、14可被构建作为电阻式存储器元件，其包括底部电极38、位于底部电极38上的切换层40、及位于切换层40上的顶部电极42。切换层40朝垂直方向设置在底部电极38及顶部电极42之间。底部电极38可由金属组成，如钌、铂、氮化钛、或氮化钽。顶部电极42可由金属组成，如钽、铪、钛、铜、银、钴、或钨。切换层40可由介电材料组成，如二氧化硅、氮化硅、或氧化金属(例如，氧化镁、氧化钽、氧化铪、氧化钛、氧化硅、或氧化铝)。非易失性存储器元件12、14的底部电极38、切换层40、及顶部电极42可通过光刻和蚀刻其组成材料的沉积层而形成。
17.通过改变横跨切换层40的个别电阻以提供不同层级的电阻，从而将数据存储在包
括非易失性存储器元件12、14的结构10中。通常绝缘的介电材料可被制成导通通过施加足够高电压所产生的一根或多根细丝或导电路径。创建细丝以便写入每个非易失性存储器元件12、14的低电阻状态，破坏细丝以便写入每个非易失性存储器元件12、14的高电阻状态。结合来说，非易失性存储器元件12、14的低电阻状态与高电阻状态可用于将多个数据存储在多个(例如，4个)层级。在一实施例中，非易失性存储器元件12、14可具有名义上相等的大小，使得它们在高电阻状态的电阻值大约相等，以及它们在低电阻状态的电阻值大约相等。
18.互连结构30包括选择线44，该选择线44通过一个或多个源极接触件46与场效应晶体管16的源极区26物理地且电性地连接。互连结构30的金属化层级也包括一个或多个漏极接触件48、金属岛(metal island)、及一个或多个通孔50，它们将场效应晶体管16的漏极区28与非易失性存储器元件12的底部电极38物理地且电性地连接。字线52通过一个或多个通孔(图未示)耦合至场效应晶体管16的栅极电极22。
19.位线带(bit line strap)54物理地且电性地连接至非易失性存储器元件12的顶部电极42及非易失性存储器元件14的顶部电极42。位线带54通过一个或多个通孔56耦合至位线58，且位线60通过一个或多个通孔62耦合至非易失性存储器元件14的底部电极38。位线58、60配置在互连结构30的不同金属化层级中，且位线60平行地或实质上平行地对齐位线58。位线60不耦合至非易失性存储器元件12的底部电极38。在使用期间，位线58、60允许对于非易失性存储器元件12、14的存取。位线带54及非易失性存储器元件12、14朝垂直方向设置在位线58与位线60之间。
20.源极接触件46及漏极接触件48可形成在通过光刻和蚀刻其中一个层间介电层所定义的接触开口中。源极接触件46及漏极接触件48可各包括下部分和上部分，该下部分含有由硅化作用形成的金属硅化物，例如硅化钨、硅化钛、硅化镍、或硅化钴，该上部分含有通过化学气相沉积与平坦化所沉积的金属，例如钨。各金属化层级中的选择线44、通孔50、字线52、位线带54、位线58、60、及金属岛可通过镶嵌工艺形成，且可由金属(例如铜)组成。
21.在使用上，非易失性存储器元件12、14可皆通过一设定操作(set operation)从高电阻状态切换至低电阻状态以提供层级。非易失性存储器元件12、14的其中一者或两者可通过一重置操作(reset operation)从低电阻状态切换至高电阻状态以提供额外层级。重置操作可将非易失性存储器元件12、14的组合置于一种状态组合中，其中，将非易失性存储器元件12、14的其中一者置于低电阻状态，非易失性存储器元件12、14的另一者置于高电阻状态，或将非易失性存储器元件12、14的组合置于另一种状态组合中，其中，非易失性存储器元件12、14的两者皆置于高电阻状态。非易失性存储器元件12、14的状态组合提供额外层级。结构10因此可在多个(例如，4个)层级中的任何一个中进行编程。位线60提供额外的偏置机构以控制重置过程并提供不同层级。
22.在替代实施例中，非易失性存储器元件12、14可为相变材料(phase change material,pcm)存储器元件，其包括相变材料作为切换层40。相变材料可为硫属化物玻璃，例如ge2sb2te5，且可被加热以提供非晶相或晶体相，其分别定义高电阻状态与低电阻状态。相变材料可通过施加足以导致熔化的电流来加热。取决于电流大小与电流脉冲，熔化的相变材料可随后结晶化或保持非晶相，从而达到不同的电阻。
23.在替代实施例中，非易失性存储器元件12、14可为铁电存储器元件，其包括铁电材料作为切换层40。切换层40的铁电材料可例如为锆钛酸铅(pzt)。
24.在替代实施例中，非易失性存储器元件12、14可为磁性隧道结存储器元件。在这方面，各非易失性存储器元件可包括钉扎或固定层、隧道阻障层、及设置在底部电极与顶部电极之间的层堆叠中的自由层。固定层可包括一个或多个层，例如参考层及硬层，其由例如钴
‑
铂合金或钴
‑
铁
‑
硼合金的磁性材料组成。隧道阻障层可由例如氧化镁、或氧化铝的非磁性、介电材料组成。自由层(其提供切换层40)可包括一个或多个层，其由例如钴
‑
铁
‑
硼合金的磁性合金组成。固定层的参考层的磁化被固定，使得磁化向量在编程电流的影响下不能翻转(即，旋转)。自由层的磁化不被固定，使得磁化向量在编程电流的影响下能够翻转(即，旋转)。
25.场效应晶体管16及非易失性存储器元件12、14具有1t2r(1
‑
晶体管，2
‑
电阻器)多层级单元(multiple
‑
level cell,mlc)的配置，其能储存多个位在单一位单元中，这可提高存储器装置的密度并降低用于存储器装置每位的成本。与使用一对1t1r(1
‑
晶体管，1
‑
电阻器)的位单元相比，可以在较小的面积上实现密度的提高。与其中非易失性存储器元件彼此堆叠的布置相比，通过相同的光刻和蚀刻工艺制造两个非易失性存储器元件12、14可以提高1t2r配置的制造效率。
26.上述方法用于集成电路芯片的制造。制造者可以原始晶圆形式(例如，作为具有多个未封装芯片的单个晶圆)、作为裸管芯，或者以封装形式分配所得的集成电路芯片。在后一种情况中，该芯片设于单芯片封装件中(例如塑料承载件，其具有附着至母板或其它更高层次承载件的引脚)或者多芯片封装件中(例如陶瓷承载件，其具有单面或双面互连或嵌埋互连)。在任何情况下，可将该芯片与其它芯片、分立电路元件和/或其它信号处理装置集成，作为中间产品或最终产品的部分。
27.本文中引用术语例如“垂直”、“水平”等作为示例来建立参考框架，并非限制。本文中所使用的术语“水平”被定义为与半导体衬底的传统平面平行的平面，而不论其实际的三维空间取向。术语“垂直”及“正交”是指垂直于如刚刚所定义的水平面的方向。术语“横向”是指在该水平平面内的方向。
28.本文中引用的由近似语言例如“大约”、“大致”及“基本上”所修饰的术语不限于所指定的精确值。该近似语言可对应于用以测量该值的仪器的精度，且除非另外依赖于该仪器的精度，否则可表示所述值的+/
‑
10％。
29.与另一个特征“连接”或“耦合”的特征可与该另一个特征直接连接或耦接，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可与另一个特征“直接连接”或“直接耦合”。如存在至少一个中间特征，则特征可与另一个特征“非直接连接”或“非直接耦合”。在另一个特征“上”或与其“接触”的特征可直接在该另一个特征上或与其直接接触，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可直接在另一个特征“上”或与其“直接接触”。如存在至少一个中间特征，则特征可“不直接”在另一个特征“上”或与其“不直接接触”。
30.对本发明的各种实施例所作的说明是出于示例说明的目的，而非意图详尽无遗或限于所揭示的实施例。许多修改及变更对于本领域的普通技术人员将显而易见，而不背离所述实施例的范围及精神。本文中所使用的术语经选择以最佳解释实施例的原理、实际应用或在市场已知技术上的技术改进，或者使本领域的普通技术人员能够理解本文中所揭示的实施例。