图形化布局的夹层氧化层晶圆及其制作方法与流程

1.本发明涉及一种晶圆的制作方法，特别涉及一种图形化布局的夹层氧化层晶圆及其制作方法，属于半导体技术领域。


背景技术：

2.传统soi衬底的横截面结构如图1所示，其中，00是硅衬底，01是氧化硅绝缘层，02是外延层，其中的氧化硅绝缘层是完整连成一片的，由于氧化硅绝缘层的导热系数只有体硅的二十分之一，因此对于传统soi而言，散热是一个大问题，且多年来发展不起来的主要原因就是自热效应。
3.为了解决soi射频功率的自热效应，通常要把soi上层的硅厚度做到4微米以上，通过增加硅热熔来降低结温，然而，厚硅层的效果不会比体硅更优越，不会显著降低，达到降低寄生电容，因此对高频性能不会有改善；另外，传统soi的氧化硅绝缘层连成一片，必须使用tsv工艺形成背面接地，而tsv工艺需要蚀刻通孔穿过硅外延层、氧化硅绝缘层和硅衬底层，不同的蚀刻选择比会影响通孔的形貌，如一致性和均匀性等，进而会降低器件的可靠性和一致性。更重要的是，两层一整片的绝缘层，不利于同时集成功率放大芯片、开关、低噪放、数字控制电路等功能模块，而高度集成化是芯片发展的重要趋势。


技术实现要素：

4.本发明的主要目的在于提供一种图形化布局的夹层氧化层晶圆及其制作方法，以克服现有技术中的不足。
5.为实现前述发明目的，本发明采用的技术方案包括：
6.本发明实施例一方面提供了一种图形化布局的夹层氧化层晶圆的制作方法，包括：
7.1)提供外延结构，并在所述硅外延层上形成第一保护层，其中，所述外延结构包括依次叠设的硅衬底、氧化硅绝缘层和硅外延层，所述第一保护层设置在硅外延层上；
8.2)在所述第一保护层上设置掩模，并在未被掩模覆盖的区域刻蚀形成一个以上凹孔，所述凹孔沿厚度方向连续贯穿所述第一保护层、硅外延层并延伸至氧化硅绝缘层内；
9.3)在所述凹孔的侧壁形成第二保护层，所述第二保护层至少覆盖所述硅外延层；
10.4)刻蚀除去所述凹孔底部剩余的氧化硅绝缘层，并使所述硅衬底自所述凹孔内露出；
11.5)在所述凹孔内形成硅层，并使所述硅层与所述硅衬底、硅外延层电连接，以及，除去所述第一保护层和第二保护层。
12.与现有技术相比，本发明的优点包括：
13.1)本发明实施例提供的制作方法，工艺流程简单，硅衬底和绝缘层一体形成，能够获得质量更好的图形化soi衬底，避免了其他工艺在硅衬底和绝缘层界面所引入的杂质缺陷，能够保证绝缘层上硅外延层的质量更好，同时，还能够减少氧化层和硅界面的缺陷；
14.2)本发明实施例提供的制作方法，根据电路或者器件的需要来布局绝缘层，形成图形化的绝缘层，绝缘层覆盖区域之外的部分仍然是硅，且与硅外延层和硅衬底连接，从而可以把上层硅外延层产生的热导入到硅衬底，达到减少硅器件结温的目的，从而使得硅外延层的厚度减小，减小寄生电容，改善器件的高频性能和效率，以及无源器件的q值。
附图说明
15.图1是一种传统soi衬底的横截面结构示意图；
16.图2是本发明一典型实施案例中提供的一种图形化布局的夹层氧化层晶圆的横截面结构示意图；
17.图3a-图3h分别是本发明一典型实施案例中提供的一种图形化布局的夹层氧化层晶圆的制作工艺结构示意图；
18.图4a、图4b分别是基于全局绝缘层和图形化绝缘层的晶圆形成的ldmos器件的结构示意图；
19.附图标记说明：20-硅衬底，21-绝缘层，22
‑‑
漂移区，23-栅区，24-源区，25-漏区，26-体区接触区，27-体区，30-硅衬底，31-绝缘层，32-ldmos器件的漂移区，33-栅区，34-源区，35-漏区，36-体区接触区，37-体区。
具体实施方式
20.鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
21.本发明针对目前soi衬底的缺陷，提出了一种用于射频单芯片集成的夹层氧化层图形化布局的soi晶圆结构制造方法，夹层氧化层图形化布局能够大幅减小晶圆的寄生电容，同时，还使得晶圆拥有良好的散热性能，更重要的是，可以根据不同元器件的需求采用相应的图形化布局方案，即图形化布局和不同元器件的布局匹配，实现不同元器件，例如功率放大、低噪放、开关、功分、数字控制电路等功能芯片的集成。本发明实施例提供的晶圆结构制造方法，工艺简单，兼容现有的硅制造工艺，同时可以根据器件的图形需求采用掩模版制造所需要的soi图形，因此能够非常方便的制造出薄的绝缘层上硅层。
22.本发明实施例一方面提供了一种图形化布局的夹层氧化层晶圆的制作方法，包括：
23.1)提供外延结构，并在所述硅外延层上形成第一保护层，其中，所述外延结构包括依次叠设的硅衬底、氧化硅绝缘层和硅外延层，所述第一保护层设置在硅外延层上；
24.2)在所述第一保护层上设置掩模，并在未被掩模覆盖的区域刻蚀形成一个以上凹孔，所述凹孔沿厚度方向连续贯穿所述第一保护层、硅外延层并延伸至氧化硅绝缘层内；
25.3)在所述凹孔的侧壁形成第二保护层，所述第二保护层至少覆盖所述硅外延层；
26.4)刻蚀除去所述凹孔底部剩余的氧化硅绝缘层，并使所述硅衬底自所述凹孔内露出；
27.5)在所述凹孔内形成硅层，并使所述硅层与所述硅衬底、硅外延层电连接，以及，除去所述第一保护层和第二保护层。
28.进一步的，所述第一保护层包括依次叠设在硅外延层上的氧化硅层、氮化硅层。
29.进一步的，所述氧化硅层的厚度为5-30nm，所述氮化硅层的厚度为100-200nm。
30.进一步的，所述步骤3)具体包括：对自所述凹孔内露出的硅外延层进行氧化处理，以将所述硅外延层靠近凹孔的局部氧化形成所述的第二保护层。
31.进一步的，所述第二保护层的材质包括氧化硅。
32.进一步的，所述第二保护层的厚度为2-5nm。
33.进一步的，所述步骤5)具体包括：于1200℃以上的温度、惰性气体气氛条件下对所述第二保护层进行高温退火处理，使所述第二保护层分解而被除去。
34.进一步的，所述高温退火处理的时间不超过3h。
35.进一步的，所述硅层与所述硅外延层的顶部表面齐平。
36.进一步的，所述的制作方法具体包括：在所述外延结构内刻蚀形成多个凹孔；优选的，所述多个凹孔呈阵列方式分布。
37.进一步的，所述凹孔的形状包括矩形、椭圆形和圆形中的任意一种或两种以上的组合。
38.进一步的，所述氧化硅绝缘层的厚度为0.1-4μm，所述硅外延层的厚度为0.1-4μm。
39.进一步的，所述氧化硅绝缘层是对所述硅衬底的局部进行氧化处理而形成的。
40.本发明实施例还提供了由所述的制作方法制作获得的具有图形化布局的夹层氧化层的晶圆结构。
41.如下将结合附图对该技术方案、其实施过程及原理等作进一步的解释说明，除非特别说明的之外，本发明实施例中所采用的外延、刻蚀以及氧化等工艺均可以采用本领域技术人员已知的工艺。
42.请参阅图2，一种图形化布局的夹层氧化层晶圆，包括依次叠层设置的硅衬底10、氧化硅绝缘层11和硅外延层12，其中，所述氧化硅绝缘层11呈图形化分布，所述硅衬底10和硅外延层12于氧化硅绝缘层11内图形化的窗口处连接。
43.实施例1
44.在一些较为具体的实施方案中，一种图形化布局的夹层氧化层晶圆的制作方法，具体包括如下步骤：
45.步骤一：制作如图3a所示的外延结构，所述外延结构包括依次叠层设置的硅衬底10、氧化硅绝缘层11和硅外延层12，所述氧化硅绝缘层11的厚度介于0.1um至4um之间，硅外延层12的厚度介于0.1um至4um之间，其中，所述氧化硅绝缘层11所对所述硅衬底10的局部进行氧化处理而形成的；
46.步骤二：在所述外延结构的硅外延层12表面依次制作形成氧化硅层13、氮化硅层14作为包括硅外延层12的第一保护层，形成的外延结构如图3b所示，其中，所述氧化硅层13的厚度介于5nm至30nm之间，氮化硅层14的厚度介于100nm和200nm之间；
47.步骤三：在所述氮化硅层14表面设置图形化的掩膜版，并对未被掩膜版覆盖的区域进行刻蚀，刻蚀沿外延结构的厚度方向进行，从而形成一个以上凹孔，所述凹孔沿厚度方向连续贯穿所述氮化硅层14、氧化硅层13、硅外延层12并延伸至氧化硅绝缘层11内部，形成的外延结构如图3c所示具体的刻蚀深度可以通过对刻蚀时间的控制来实现；
48.当然，考虑到刻蚀工艺条件波动等因素，可能导致刻蚀形成的凹孔深度不能精确的到达或停留在氧化硅绝缘层11内部，也可以通过控制刻蚀工艺条件使凹孔沿厚度方向连
续贯穿所述氮化硅层14、氧化硅层13、硅外延层12，刻蚀进行到氧化硅绝缘层11时停止，这是由于后续的步骤依然会刻蚀掉凹孔对应区域的氧化硅绝缘层并选择生长硅层16，而在凹孔的侧壁形成氧化硅层15作为第二保护层时，会在硅衬底表层形成氧化硅层，该氧化硅层也会在选择生长硅层前被刻蚀掉；
49.步骤四：对自所述凹孔内露出的硅外延层12进行氧化处理，以将所述硅外延层12靠近凹孔的局部氧化形成薄的氧化硅层15，并以薄的氧化硅层15作为保护硅外延层12的第二保护层，所述氧化硅层15的厚度介于2nm至5nm之间，氧化处理后的外延结构如图3d所示；
50.步骤五：刻蚀除去所述凹孔底部剩余的氧化硅绝缘层11，并使刻蚀至硅衬底10时停止，所述硅衬底10自所述凹孔内露出，该步骤形成的外延结构如图3e所示；
51.步骤六：在所述凹孔内对应的区域生长硅层16，并使所述硅层16与所述硅衬底10连接，该步骤形成的外延结构如图3f所示；
52.步骤七：去掉氮化硅层14，然后在1200℃以上温度、惰性气体气氛条件下对所述外延结构进行高温退火处理，退火处理的时间不超过3h，以使凹孔侧壁的氧化硅层15分解而被除去，同时，使硅层16与硅外延层12、硅衬底10之间形成连接，该步骤形成的外延结构如图3g所示，通过高温退火处理，凹孔侧壁的氧化硅层15被分解，硅层16、硅外延层12和硅衬底10联通，并形成器件的散热通道，同时，高温退火处理还能够在硅界面生长新的氧化层，消除前道工艺引入的缺陷，并且，该高温退火处理也能消除氧化层界面的缺陷；
53.步骤八：除去顶层的氧化硅层13，采用cmp工艺磨平硅层16实现目的的厚度，例如，使硅层16的表面与硅外延层12的表面齐，最终形成的晶圆结构如图3h所示。
54.需要说明的是，在1200℃以上的温度、氩气等惰性气体的环境气氛中，3h以内的退火处理能够分解厚度为10nm以下的氧化硅，因此，小于10nm的氧化硅层15可以被分解除去，而氧化硅绝缘层11的厚度大于100nm，因此，在该退火条件下，仅有表层的部分氧化硅绝缘层11会被分解，且该部分氧化硅绝缘层可以忽略不计。
55.本发明实施例提供的氧化硅绝缘层11是对硅衬底10氧化形成，从而可以获得最佳的氧化层界面质量，在选择性生长硅层16步骤前，刻蚀干净界面的二氧化硅，之后选择性生长硅，以及，本发明在分解除去凹孔侧壁的氧化硅层15的同时还能够修复工艺过程中外延结构产生的缺陷，从而获得更好质量的氧化硅界面。
56.对比例1
57.一种图形化布局的夹层氧化层晶圆的制作方法，具体包括如下步骤：
58.步骤一：制作如图3a所示的外延结构，所述外延结构包括依次叠层设置的硅衬底10、氧化硅绝缘层11和硅外延层12，所述氧化硅绝缘层11的厚度介于0.1um至4um之间，硅外延层12的厚度介于0.1um至4um之间；
59.步骤二：在所述外延结构的硅外延层12表面依次制作形成氧化硅层13、氮化硅层14作为包括硅外延层12的第一保护层，形成的外延结构如图3b所示，其中，所述氧化硅层13的厚度介于5nm至30nm之间，氮化硅层14的厚度介于100nm和200nm之间；
60.步骤三：在所述氮化硅层14表面设置图形化的掩膜版，并对未被掩膜版覆盖的区域进行刻蚀，刻蚀沿外延结构的厚度方向进行，并停留在硅衬底10的表面，从而形成一个以上凹孔，所述凹孔沿厚度方向连续贯穿所述氮化硅层14、氧化硅层13、硅外延层12、氧化硅绝缘层11，所述硅衬底10自所述凹孔内露出；
61.步骤四：在所述凹孔内对应的区域生长硅层16，并使所述硅层16与所述硅衬底10、硅外延层12连接；
62.步骤五：去掉氮化硅层14、氧化硅层13，采用cmp工艺磨平硅层16实现目的的厚度，例如，使硅层16的表面与硅外延层12的表面齐，从而形成最终的晶圆结构，如图3h所示。
63.本发明实施例提供的制作方法，能够获得质量更好的图形化soi衬底，避免了其他工艺在硅衬底和绝缘层界面所引入的杂质缺陷，能够保证绝缘层上硅外延层的质量更好；以及，本发明实施例提供的制作方法，根据电路或者器件的需要来布局绝缘层，形成图形化的绝缘层，绝缘层覆盖区域之外的部分仍然是硅，且与硅外延层和硅衬底连接，从而可以把上层硅外延层产生的热导入到硅衬底，达到减少硅器件结温的目的，从而使得硅外延层的厚度减小，减小寄生电容，改善器件的高频性能和效率，以及无源器件的q值。
64.基于全局绝缘层和图形化绝缘层的晶圆形成的ldmos器件的结构分别如图4a和图4b所示，分别对该两种ldmos器件进行性能测试，测试结果显示，基于图形化绝缘层的ldmos器件的电容比基于全局绝缘层的ldmos器件高2％，但在相同输出功率下，基于图形化绝缘层的ldmos器件的温升降低了45％，总体效率提高了3个百分点。
65.本发明的晶圆结构制造方法，工艺简单，兼容现有的硅制造工艺，同时可以根据器件的图形需求采用掩模版制造所需要的soi图形，能够非常方便的制造出薄的绝缘层上硅层。
66.应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。