浅沟槽隔离结构及其制备方法与流程

1.本发明涉及半导体技术领域，尤其涉及一种浅沟槽隔离结构及其制备方法。


背景技术：

2.动态随机存取存储器(dynamic random access memory，简称dram)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。
3.dram器件的衬底中包括多个间隔设置的源/漏区，相邻的源/漏区之间设置有隔离区，隔离区一般会设置隔离结构，从而阻隔相邻的源/漏区。隔离区中的源/漏区隔离层大部分采用浅沟槽隔离工艺(shallow trench isolation，sti)制备。
4.然而，上述的隔离层设置无法有效降低相邻的源/漏区之间的漏电流。


技术实现要素：

5.为了解决背景技术中提到的至少一个问题，本发明提供一种浅沟槽隔离结构及其制备方法，能够有效减小相邻的源/漏区在浅沟槽隔离结构处的漏电流，从而提高浅沟槽隔离结构的隔离效果。
6.为了实现上述目的，第一方面，本发明提供一种浅沟槽隔离结构，包括：
7.衬底，衬底包括第一沟槽。
8.第一隔离层，第一隔离层位于第一沟槽中，且第一隔离层中具有第二沟槽。
9.第二隔离层，第二隔离层位于第二沟槽中，且第二隔离层中具有第三沟槽。
10.第三隔离层，第三隔离层填充第三沟槽。
11.其中，第二沟槽为v型槽，第二隔离层的底表面为与第二沟槽的形状相适配的v型面。
12.本发明提供的浅沟槽隔离结构，通过设置第一隔离层、第二隔离层和第三隔离层，利用三层隔离层形成阻挡结构，以隔离相邻源/漏区，避免相邻的源/漏区之间的漏电流。通过将第二沟槽设置为v型槽，并且第二隔离层的底表面为与第二沟槽的形状相适配的v型面，减少聚集在第二隔离层底表面处的空穴，避免由于空穴的聚集，而在第二隔离层和第一隔离层的界面处产生漏电流，从而提高该浅沟槽隔离结构的隔离效果。
13.在上述的浅沟槽隔离结构中，可选的是，第一沟槽为梯形槽，由第一沟槽的槽底至第一沟槽的槽口的方向上，第一沟槽的横截面积逐渐增大。
14.第一隔离层的底表面具有平面延伸段。
15.这样的设置可以有效减小第一沟槽的槽底处平面延伸段的长度，从而减少在此处聚集的空穴数量，降低此处产生漏电流的可能性。
16.在上述的浅沟槽隔离结构中，可选的是，第一沟槽为v型槽，第一隔离层的底表面为v型面。
17.这样的设置可以有效避免第一沟槽的槽底处产生漏电流，提高第一沟槽处以及第一隔离层的隔离效果。
18.在上述的浅沟槽隔离结构中，可选的是，第三沟槽为梯形槽，由第三沟槽的槽底至第三沟槽的槽口的方向上，第三沟槽的横截面积逐渐增大。
19.第二隔离层的顶表面具有平面延伸段。
20.这样的设置可以有效减小第三沟槽的槽底处平面延伸段的长度，从而减少在此处聚集的空穴数量，降低此处产生漏电流的可能性。
21.在上述的浅沟槽隔离结构中，可选的是，第三沟槽为v型槽，第二隔离层的顶表面为v型面。
22.这样的设置可以有效避免第三沟槽的槽底处产生的漏电流，提高第三沟槽处以及第二隔离层的隔离效果。
23.在上述的浅沟槽隔离结构中，可选的是，第一隔离层和第三隔离层的材料相同，第一隔离层和第二隔离层的材料不同。
24.在上述的浅沟槽隔离结构中，可选的是，第一隔离层的材料包括氧化硅，第二隔离层的材料包括氮化硅。
25.这样的设置可以减小该浅沟槽隔离结构的制备难度，同时提高第一隔离层与衬底界面处的稳定性。
26.在上述的浅沟槽隔离结构中，可选的是，在第二沟槽的不同位置，第二隔离层的厚度均相等。
27.这样的设置可以提高第二隔离层的均匀性，以提高浅沟槽隔离结构的结构稳定性。
28.在上述的浅沟槽隔离结构中，可选的是，衬底具有间隔设置的源/漏区，第一沟槽位于相邻的源/漏区之间。源/漏区中形成有pmos晶体管。
29.这样的设置可以利用该浅沟槽隔离结构隔离相邻的pmos晶体管的源/漏区，避免pmos晶体管中的热载流子，穿过栅氧层进入浅沟槽隔离结构中，并且防止该热载流子陷入在该浅沟槽隔离结构的相邻隔离层的界面处，从而减小此处由于热载流子聚集而产生的漏电流，提高对相邻pmos晶体管的源/漏区的隔离效果。
30.第二方面，本发明还提供一种浅沟槽隔离结构的制备方法，包括：
31.在衬底中形成第一沟槽。
32.在第一沟槽中形成具有第二沟槽的第一隔离层。
33.在第二沟槽中形成具有第三沟槽的第二隔离层。
34.在第三沟槽中形成第三隔离层。
35.其中，第二沟槽为v型槽，第二隔离层的底表面为与第二沟槽的形状相适配的v型面。
36.本发明提供的浅沟槽隔离结构的制备方法，通过在第一沟槽中依次形成第一隔离层、第二隔离层和第三隔离层，利用三层隔离层形成阻挡结构，以隔离相邻源/漏区，避免相邻的源/漏区之间的漏电流。通过将第二沟槽设置为v型槽，并且第二隔离层的底表面为与第二沟槽的形状相适配的v型面，减少聚集在第二隔离层底表面处的空穴，避免由于空穴的聚集，而在第二隔离层和第一隔离层的界面处产生漏电流，从而提高该浅沟槽隔离结构的隔离效果。
37.在上述的浅沟槽隔离结构的制备方法中，可选的是，在第一沟槽中形成具有第二
沟槽的第一隔离层的步骤中，具体包括：
38.在第一沟槽中填充第一隔离层，至少部分第一隔离层覆盖第一沟槽的槽口。
39.回刻第一隔离层，并形成v型的第二沟槽。
40.在上述的浅沟槽隔离结构的制备方法中，可选的是，在第二沟槽中形成具有第三沟槽的第二隔离层的步骤中，具体包括：
41.在第二沟槽中填充第二隔离层，至少部分第二隔离层覆盖第二沟槽的槽口。
42.回刻第二隔离层，并形成第三沟槽。
43.在第二沟槽的不同位置，第二隔离层的厚度均相等。
44.这样的设置可以减小第二隔离层的制备难度，同时提高第二隔离层的均匀性，提高浅沟槽隔离结构的结构稳定性。
45.在上述的浅沟槽隔离结构的制备方法中，可选的是，在第三沟槽中形成第三隔离层的步骤中，具体包括：第三隔离层填满第三沟槽。这样可以提高浅沟槽隔离结构的结构稳定性。
46.在上述的浅沟槽隔离结构的制备方法中，可选的是，在第三沟槽中形成第三隔离层的步骤之后，还包括：平坦化处理第一隔离层、第二隔离层和第三隔离层的顶表面。这样的设置便于衬底上方设置其余层结构。
47.在上述的浅沟槽隔离结构的制备方法中，可选的是，在第一沟槽中填充第一隔离层，至少部分第一隔离层覆盖第一沟槽的槽口的步骤中，第一隔离层的顶表面具有凹陷部。
48.回刻第一隔离层，并形成v型的第二沟槽的步骤中，具体包括：沿凹陷部回刻第一隔离层，并形成v型的第二沟槽。
49.这样的设置可以利用沉积过程中阶梯效应所产生的凹陷部作为回刻的基础结构，减小了回刻难度。
50.在上述的浅沟槽隔离结构的制备方法中，可选的是，第一隔离层的制备方法包括原子层沉积法、原位水汽生成法和旋转涂布法。
51.本发明的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
52.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
53.图1为相关技术中浅沟槽隔离结构的结构示意图；
54.图2为相关技术中衬底中形成sio2氧化物层的结构示意图；
55.图3为相关技术中衬底中形成sio2氧化物层和sin内衬层的结构示意图；
56.图4为相关技术中衬底中形成sio2氧化物层、sin内衬层和介电材料的结构示意图；
57.图5为本发明实施例提供的浅沟槽隔离结构的结构示意图；
58.图6为本发明实施例提供的浅沟槽隔离结构的具有第一沟槽的衬底的结构示意
图；
59.图7为本发明实施例提供的浅沟槽隔离结构的第一沟槽中形成具有凹陷部的第一隔离层的结构示意图；
60.图8为本发明实施例提供的浅沟槽隔离结构的第一沟槽中形成具有第二沟槽的第一隔离层的结构示意图；
61.图9为本发明实施例提供的浅沟槽隔离结构的第二沟槽中形成具有第三沟槽的第二隔离层的结构示意图；
62.图10为本发明实施例提供的浅沟槽隔离结构的第三沟槽中形成第三隔离层的结构示意图；
63.图11为本发明实施例提供的另一种浅沟槽隔离结构的结构示意图；
64.图12为本发明实施例提供的浅沟槽隔离结构的制备方法的流程示意图；
65.图13为本发明实施例提供的浅沟槽隔离结构的制备方法的形成第一隔离层的流程示意图；
66.图14为本发明实施例提供的浅沟槽隔离结构的制备方法的形成第二隔离层的流程示意图。
67.附图标记说明：
68.10、1-衬底；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
11-第一沟槽；
69.20-第一隔离层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
21-第二沟槽；
70.22-凹陷部；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
30-第二隔离层；
71.31-第三沟槽；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
40-第三隔离层；
72.50、2-源/漏区；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
60、6-栅氧层；
73.70、7-栅极层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
3-sio2氧化物层；
74.4-sin内衬层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
5-介电材料。
具体实施方式
75.本技术的发明人在实际研究过程中发现，dram器件的衬底中的相邻源/漏区之间设置有隔离结构，该隔离结构通过浅沟槽隔离工艺制备。图1为相关技术中浅沟槽隔离结构的结构示意图。图2为相关技术中衬底中形成sio2氧化物层的结构示意图。图3为相关技术中衬底中形成sio2氧化物层和sin内衬层的结构示意图。图4为相关技术中衬底中形成sio2氧化物层、sin内衬层和介电材料的结构示意图。
76.参照图1至图4所示，在dram器件的衬底1中具有源/漏区2，该源/漏区2可以是pmos晶体管或nmos晶体管的源/漏区2。相邻的源/漏区2之间形成有沟槽(图中未标示)，结合图2至图4所示，沟槽中依次形成有sio2氧化物层3、sin内衬层4和介电材料5，sio2氧化物层3、sin内衬层4和介电材料5共同构成浅沟槽隔离结构。有源区的源区和漏区之间具有沟道区，沟道区的上方形成有栅氧层6和栅极层7。
77.在dram器件的特征尺寸不断减小的过程中，以pmos晶体管为例，强电场导致高度集成的pmos晶体管中产生热载流子。基于热载流子通常具有高能量，其可以穿过sio2氧化物层3进入该浅沟槽隔离结构中。
78.穿透进入该浅沟槽隔离结构中的热载流子容易陷于sio2氧化物层3和sin内衬层4
的界面处，导致该界面处聚集大量的空穴，从而引起浅沟槽隔离结构附近的漏电流(leakage)。该漏电流会导致相邻的pmos晶体管的源/漏区2稳定性降低。
79.发明人分析上述漏电流产生的原因主要在于：在该浅沟槽隔离结构中，sio2氧化物层3具有较长的平面延伸段，即位于sin内衬层4底部的sio2氧化物层3，sio2氧化物层3的平面延伸段导致sio2氧化物层3与衬底1(si)之间具有较大的接触面积，从而在sio2氧化物层3的平面延伸段与衬底1(si)之间的界面处聚集的热载流子较多，即聚集的空穴数量较大，造成此处较大的漏电流。
80.有鉴于此，本发明实施例提供的浅沟槽隔离结构及其制备方法，通过在浅沟槽隔离结构中设置第一隔离层、第二隔离层和第三隔离层，利用三层隔离层形成阻挡结构，以隔离相邻源/漏区，避免相邻的源/漏区之间的漏电流。通过将第二沟槽设置为v型槽，并且第二隔离层的底表面为与第二沟槽的形状相适配的v型面，减少聚集在第二隔离层底表面处的空穴，避免由于空穴的聚集，而在第二隔离层和第一隔离层的界面处产生漏电流，从而提高该浅沟槽隔离结构的隔离效果。
81.为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的优选实施例中的附图，对本发明实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。所描述的实施例是本发明一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。下面结合附图对本发明的实施例进行详细说明。
82.图5为本发明实施例提供的浅沟槽隔离结构的结构示意图。图6为本发明实施例提供的浅沟槽隔离结构的具有第一沟槽的衬底的结构示意图。图7为本发明实施例提供的浅沟槽隔离结构的第一沟槽中形成具有凹陷部的第一隔离层的结构示意图。图8为本发明实施例提供的浅沟槽隔离结构的第一沟槽中形成具有第二沟槽的第一隔离层的结构示意图。图9为本发明实施例提供的浅沟槽隔离结构的第二沟槽中形成具有第三沟槽的第二隔离层的结构示意图。图10为本发明实施例提供的浅沟槽隔离结构的第三沟槽中形成第三隔离层的结构示意图。图11为本发明实施例提供的另一种浅沟槽隔离结构的结构示意图。
83.参照图5所示，本发明的实施例提供的浅沟槽隔离结构，包括：
84.衬底10，衬底10包括第一沟槽11。
85.第一隔离层20，第一隔离层20位于第一沟槽11中，且第一隔离层20中具有第二沟槽21。
86.第二隔离层30，第二隔离层30位于第二沟槽21中，且第二隔离层30中具有第三沟槽31。
87.第三隔离层40，第三隔离层40填充第三沟槽31。
88.其中，第二沟槽21为v型槽，第二隔离层30的底表面为与第二沟槽21的形状相适配的v型面。
89.需要说明的是，本实施例提供的浅沟槽隔离结构中的衬底10可以为衬底10上设置其余结构层提供支撑基础，该衬底10可以为硅，即可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(silicon-on-insulator，简称为soi)等，或者本领域技术人员已知的其
他材料。
90.衬底10中可以具有半导体层，该半导体层形成衬底10的有源区，有源区包括源极区和漏极区，并且源极区和漏极区之间形成有沟道区。即，衬底10具有间隔设置的源/漏区50，第一沟槽11位于相邻的源/漏区50之间，相邻的源/漏区50之间可以形成有隔离区，该隔离区内可以设置上述的浅沟道隔离结构。
91.其中，衬底10中相邻的源/漏区50之间会形成第一沟槽11，该第一沟槽11可以将相邻的源/漏区50从结构上进行隔离。同时，第一沟槽11中会依次形成第一隔离层20、第二隔离层30和第三隔离层40，三者共同形成该浅沟槽隔离结构的主要隔离结构。
92.具体的，该第二隔离层30是形成在第一隔离层20上的第二沟槽21中，第三隔离层40形成在第二隔离层30的第三沟槽31中，这样的设置可以保证第一隔离层20、第二隔离层30和第三隔离层40在第一沟槽11中的稳定设置，相互之间的干扰程度较低。
93.需要强调的是，在本实施例中，第二沟槽21为v型槽，即第二沟槽21的槽底为v型槽的尖端，第二隔离层30填充在该第二沟槽21中，使得该第二隔离层30的底表面具有与第二沟槽21的形状相适配的v型面。
94.本实施例中，第二沟槽21的槽底以及第二隔离层30的底表面并不存在图1中示出的相关技术中平面延伸段。因此，第二隔离层30与衬底10(si)之间所能聚集的空穴数量有所减少，空穴所能引起此处漏电流将有所降低，从而提高浅沟槽隔离结构的隔离效果。
95.具体的，在本实施例中，源/漏区50中形成有pmos晶体管，即源/漏区50为pmos晶体管的源/漏区50。pmos晶体管还包括形成在衬底10上的栅氧层60和栅极层70，通过上述的浅沟槽隔离结构，可以隔离相邻的pmos晶体管的源/漏区50，避免pmos晶体管中的热载流子，穿过栅氧层60进入浅沟槽隔离结构中。并且，防止该热载流子陷入在该浅沟槽隔离结构的相邻隔离层的界面处，主要是防止陷入第一隔离层20和第二隔离层30之间的界面处。从而，上述的方式可以减小界面处由于热载流子聚集而产生的漏电流，提高对相邻pmos晶体管的源/漏区50的隔离效果。
96.作为一种可实现的实施方式，第一隔离层20和第三隔离层40的材料相同，第一隔离层20的材料包括氧化硅。第一隔离层20和第二隔离层30的材料不同，第二隔离层30的材料包括氮化硅。
97.需要说明的是，第一隔离层20和第三隔离层40的材料相同，可以减小该浅沟槽隔离结构的制备难度。并且，第一隔离层20与衬底10接触，第一隔离层20选用氧化硅，与硅衬底10接合的界面融合度较高，因此第一隔离层20与衬底10的界面稳定性较高。
98.并且，第二隔离层30选用氮化硅，或者可以选用碳氧化硅，氮化硅的电隔离效果较好，并且与第一隔离层20的氧化硅的界面稳定性较高。
99.作为一种可实现的实施方式，在第二沟槽21的不同位置，第二隔离层30的厚度均相等。需要说明的是，第二隔离层30的厚度相等可以提高第二隔离层30的均匀性。同时，第三隔离层40形成在第二隔离层30的第三沟槽31中，因此较为均匀的第二隔离层30可以便于第三隔离层40设置，从而从整体上提高浅沟槽隔离结构的结构稳定性。
100.在上述结构的基础上，可以通过调整第一沟槽11的结构，以达到进一步减少浅沟槽隔离结构处的漏电流的目的。
101.具体的，参照图5所示，第一沟槽11为梯形槽，由第一沟槽11的槽底至第一沟槽11
的槽口的方向上，第一沟槽11的横截面积逐渐增大。第一隔离层20的底表面具有平面延伸段。
102.需要说明的是，在相关技术中，一般设置浅沟槽隔离结构的沟槽为矩形槽，即槽口和槽底的宽度大致相等。本实施例的上述设置，可以在相关技术的基础上，减小第一沟槽11的槽底的宽度，即减小第一隔离层20的平面延伸段的长度，这样有助于降低此处聚集空穴的可能性，从而减小此处的漏电流。
103.其中，参照图11所示，第一沟槽11为v型槽，第一隔离层20的底表面为v型面。第一沟槽11可以设置为与第二沟槽21相同的形状，这样第一沟槽11的槽底为v型槽的尖端，第一隔离层20的底表面为相适配的v型面。因此，第一隔离层20的底表面并不存在上述的平面延伸段。第一隔离层20与第二隔离层30之间的空穴聚集所能引起的漏电流，在第一隔离层20的底表面存在的可能性较小，因此可以有效减小此处的漏电流，提高第一沟槽11处以及第一隔离层20的隔离效果。
104.在上述结构的基础上，可以通过调整第三沟槽31的结构，以达到进一步减少浅沟槽隔离结构处的漏电流的目的。
105.具体的，第三沟槽31为梯形槽，由第三沟槽31的槽底至第三沟槽31的槽口的方向上，第三沟槽31的横截面积逐渐增大。第二隔离层30的顶表面具有平面延伸段。
106.需要说明的是，在相关技术中，一般设置在sin内衬层4上开设沟槽以供介电材料5填充，此处的沟槽一般为矩形槽，即槽口和槽底的宽度大致相等。本实施例的上述设置，可以在相关技术的基础上，减小第三沟槽31的槽底的宽度，即减小第三隔离层40的平面延伸段的长度，这样有助于降低第二隔离层30和第三隔离层40之间的空穴聚集，从而降低漏电流的形成。
107.其中，参照图5和图11所示，第三沟槽31为v型槽，第二隔离层30的顶表面为v型面。第三沟槽31可以设置为与第二沟槽21相同的形状，这样第三沟槽31的槽底为v型槽的尖端第二隔离层30的顶表面或者第三隔离层40的底表面为相适配的v型面。这样可以减小第三隔离层40和第二隔离层30界面处的空穴聚集，从而有助于降低此处所能形成的漏电流，提高第三沟槽31处、第二隔离层30以及第三隔离层40的隔离效果。
108.在上述实施例的基础上，参照图12至图14所示，同时结合图5至图10所示，本发明还提供一种浅沟槽隔离结构的制备方法，包括：
109.s1：在衬底中形成第一沟槽。
110.需要说明的是，参照图6所示，第一沟槽11可以通过掩膜板+光刻的方式形成，即在衬底10上依次形成硬掩膜板和光刻胶，以高选择比刻蚀将图罩图形转移到硬掩膜板上，在转印至衬底10上，从而形成第一沟槽11。
111.s2：在第一沟槽中形成具有第二沟槽的第一隔离层。
112.在该步骤2中，参照图13所示，可以具体包括：
113.s21：在第一沟槽中填充第一隔离层，至少部分第一隔离层覆盖第一沟槽的槽口。其中，第一隔离层20可以通过沉积的方式形成，例如原子层沉积法。当然，在实际使用中，该第一隔离层20的制备方法还可以包括原位水汽生成法和旋转涂布法，以保证第一隔离层20填满该第一沟槽11，同时覆盖第一沟槽11的槽口。
114.参照图7所示，第一隔离层20的顶表面具有凹陷部22。该凹陷部22是由于在沉积过
程中，沉积的阶梯效应形成的。即，靠近第一沟槽11中心位置的第一隔离层20的沉积速率较小，靠近第一沟槽11边缘位置的第一隔离层20的沉积速率较大。基于第一沟槽11中不同位置的沉积速率存在差异，从而形成该凹陷部22。该凹陷部22可以作为回刻第一隔离层20的结构基础。
115.s22：回刻第一隔离层，并形成v型的第二沟槽。具体的，参照图8所示，沿凹陷部22回刻第一隔离层20，并形成v型的第二沟槽21。这样可以有效减小回刻形成第二沟槽21的难度。
116.s3：在第二沟槽中形成具有第三沟槽的第二隔离层。
117.在该步骤3中，参照图9和图14所示，具体包括：
118.s31：在第二沟槽中填充第二隔离层，至少部分第二隔离层覆盖第二沟槽的槽口。第二隔离层30的形成方式可以与第一隔离层20的形成方式相同。其中，第二沟槽21为v型槽，第二隔离层30的底表面为与第二沟槽21的形状相适配的v型面，这样的设置可以减小第二隔离层30底表面处的漏电流。
119.s32：回刻第二隔离层，并形成第三沟槽。其中，在第二沟槽21的不同位置，第二隔离层30的厚度均相等。这样的设置可以提高第二隔离层30的均匀性。并且，为保证第二隔离层30厚度的要求，第二隔离层30的回刻过程可以选择干刻的方式，以提高回刻的精度。
120.s4：在第三沟槽中形成第三隔离层。具体的，参照图10所示，第三隔离层40填满第三沟槽31。这样可以提高第三沟槽31的稳定性，从而保证浅沟槽隔离结构整体的结构稳定性。该第三隔离层40的形成方式可以与第一隔离层20和第二隔离层30相同。
121.进一步地，在步骤4之后，还可以包括：平坦化处理第一隔离层20、第二隔离层30和第三隔离层40的顶表面。这样的处理方式便于衬底10上方设置其余层结构，该平坦化的过程可以通过刻蚀完成，最终可以使得第一隔离层20、第二隔离层30以及第三隔离层40的顶表面均与衬底10的顶表面齐平(图中未示出该结构)。
122.本发明实施例提供的浅沟槽隔离结构的制备方法，通过在第一沟槽11中依次形成第一隔离层20、第二隔离层30和第三隔离层40，利用三层隔离层形成阻挡结构，以隔离相邻源/漏区50，避免相邻的源/漏区50之间的漏电流。通过将第二沟槽21设置为v型槽，并且第二隔离层30的底表面为与第二沟槽21的形状相适配的v型面，减少聚集在第二隔离层30底表面处的空穴，避免由于空穴的聚集，而在第二隔离层30和第一隔离层20的界面处产生漏电流，从而提高该浅沟槽隔离结构的隔离效果。
123.在上述的基础上，本实施例还提供一种半导体结构，该半导体结构可以为dram器件。该半导体结构在上述的衬底基础上，可以进一步包括位于衬底中的位线，以及为位于衬底上的字线、晶体管结构和电容结构。
124.dram器件包括在衬底上的多个存储单元的阵列，每个存储单元均包括电容结构和晶体管结构。其中，电容结构用于存储数据，而晶体管结构可以控制电容结构对数据的存取，晶体管结构的栅极层与字线相连。衬底中的漏极区与位线结构相连，源极区与电容结构相连。字线上的电压信号能够控制晶体管结构的打开或关闭，进而通过位线读取存储在电容器结构中的数据信息，或者通过位线将数据信息写入到电容器结构中进行存储，实现该dram器件的数据存取。因此，包含上述的浅沟道隔离结构的衬底应用在dram器件中，可以提高该dram器件的稳定性，从而提升dram器件的存取性能。
125.在上述描述中，需要理解的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以使固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。术语“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，“多个”的含义是两个或两个以上，除非是另有精确具体地规定。
126.本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
127.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。