嵌入式闪存的侧墙结构的形成方法与流程

1.本发明涉及半导体技术领域，特别涉及一种嵌入式闪存的侧墙结构的形成方法。


背景技术：

2.在嵌入式闪存(embedded flash)中，闪存区中的闪存单元以及逻辑区的逻辑单元中均具有侧墙结构(spacer)。闪存单元中侧墙结构(字线侧墙结构，以下简称侧墙结构)位于闪存单元的浮栅层的侧面，其宽度会较大影响闪存单元的抗编程串扰性能(program disturb inhibit)，若闪存单元的侧墙结构的宽度过窄还会导致ptc(编程串扰失效)。逻辑区中逻辑单元的侧墙结构位于mos单元的逻辑栅极层的侧面，其宽度对逻辑单元(尤其是高压mos单元，例如12v mos单元)的击穿电压(bv)有较大影响，增加侧墙结构的宽度有利于提高逻辑单元的击穿单元。
3.目前通常同步形成闪存单元和逻辑单元中的上述侧墙结构，例如沉积一定厚度的侧墙材料层，以至少覆盖浮栅层的顶面及侧面以及逻辑栅极层的顶面及侧面。接着，蚀刻侧墙材料层，去除位于上述顶面的侧墙材料层，以保留于侧面的侧墙材料层为侧墙结构。
4.在具体实施时，相同的侧墙材料层的形成工艺对不同的嵌入式闪存产品所形成的侧墙材料层的厚度具有较大差异，进而导致后续形成的侧墙结构的宽度具有较大差异。上述较大差异对选择嵌入式闪存的侧墙结构的形成工艺时存在较大困扰。而且，上述较大差异同时导致不同嵌入式闪存产品在抗编程串扰性能及击穿电压性能存在较大波动。


技术实现要素：

5.本发明的目的在于提供一种嵌入式闪存的侧墙结构的形成方法，以精确控制嵌入式闪存的侧墙结构的宽度。
6.为解决上述技术问题，本发明提供一种嵌入式闪存的侧墙结构的形成方法，所述嵌入式闪存包括闪存区及逻辑区，所述闪存区包括闪存单元，所述逻辑区包括逻辑单元，所述嵌入式闪存的侧墙结构的形成方法包括：提供所述嵌入式闪存的浮栅层的版图和逻辑栅极层的版图，所述浮栅层位于所述闪存单元，所述逻辑栅极层位于所述逻辑单元；根据所述浮栅层的版图及所述逻辑栅极层的版图，确定所述嵌入式闪存的实际侧墙材料层覆盖图案的版图数据，所述实际侧墙材料层覆盖图案为侧墙材料层覆盖所述浮栅层及所述逻辑栅极层的图案；根据所述实际侧墙材料层覆盖图案的版图数据和所述侧墙结构的预设宽度，选择对应的侧墙材料层以及侧墙结构的形成工艺，以形成所述侧墙结构。
7.可选的，所述实际侧墙材料层覆盖图案的版图数据包括所述实际侧墙材料层覆盖图案的版图密度和/或所述实际侧墙材料层覆盖图案的比表面积数据。
8.可选的，根据所述浮栅层的版图及所述逻辑栅极层的版图，确定所述嵌入式闪存的实际侧墙材料层覆盖图案的版图密度的方法包括：根据所述逻辑栅极层的版图密度，获得第一版图密度；以及，根据所述浮栅层的版图密度以及所述浮栅层与所述逻辑栅极层的高度差异系数，获得第二版图密度，所述嵌入式闪存的实际侧墙材料层覆盖图案的图密度
为所述第一版图密度与所述第二版图密度之和。
9.可选的，所述第二版图密度为所述浮栅层的版图密度、所述浮栅层的拓展宽度系数及所述高度差异系数三者的乘积。
10.可选的，根据所述浮栅层的版图及所述逻辑栅极层的版图，确定所述嵌入式闪存的实际侧墙材料层覆盖图案的比表面积数据的方法包括：根据所述逻辑栅极层的版图周长数据，获得第一比表面积数据；以及，根据所述浮栅层的版图周长数据以及所述浮栅层与所述逻辑栅极层的高度差异系数，获得第二比表面积数据，所述嵌入式闪存的实际侧墙材料层覆盖图案的比表面积数据为所述第一比表面积数据与所述第二比表面积数据之和。
11.可选的，所述第二比表面积数据为所述浮栅层的版图周长数据、所述浮栅层的拓展宽度系数及所述高度差异系数三者的乘积。
12.可选的，所述高度差异系数为所述闪存单元的高度与所述逻辑栅极层的高度之和除以所述逻辑栅极层的高度。
13.可选的，所述拓展宽度系数为所述闪存区的位线结构与所述闪存区的浮栅层的宽度之和除以所述闪存区的浮栅层的宽度。
14.可选的，根据所述实际侧墙材料层覆盖图案的版图数据和所述侧墙结构的预设宽度，选择对应的侧墙材料层的形成工艺的方法包括：根据实际侧墙材料层覆盖图案的历史版图数据与相应的侧墙结构的历史宽度数据及历史形成工艺数据，建立实际侧墙材料层覆盖图案的版图数据与侧墙结构的宽度的数据模型；根据所述数据模型与所述实际侧墙材料层覆盖图案的版图数据，选择所述侧墙结构的形成工艺。
15.可选的，根据所述数据模型与所述实际侧墙材料层覆盖图案的版图数据，选择所述侧墙结构的形成工艺的方法包括：根据所述数据模型与所述实际侧墙材料层覆盖图案的版图数据，选择相应侧墙结构的形成工艺并获得对应的侧墙结构的理论宽度；基于所述侧墙结构的理论宽度与所述侧墙结构的预设宽度，调整所述侧墙结构的形成工艺。
16.综上所述，本发明提供的嵌入式闪存的侧墙结构的形成方法具有如下有益效果：
17.通过提供所述嵌入式闪存的浮栅层的版图和逻辑栅极层的版图；根据所述浮栅层的版图及所述逻辑栅极层的版图，确定所述嵌入式闪存的实际侧墙材料层覆盖图案的版图数据；根据所述实际侧墙材料层覆盖图案的版图数据和所述侧墙结构的预设宽度，选择对应的侧墙材料层以及侧墙结构的形成工艺。采用本发明实施例，可以根据所获得的实际侧墙材料层覆盖图案的版图数据，并结合侧墙结构的预设宽度，选择合适的侧墙材料层以及侧墙结构的形成工艺，从而对嵌入式闪存的侧墙结构的宽度进行精确控制。
18.进一步的，在本发明实施例中，可以对闪存区中浮栅层及逻辑区中逻辑栅极层的版图密度或比表面积数据，并结合其相应的拓展宽度系数及高度差异系数，精确获得实际侧墙材料层覆盖图案的版图密度或比表面积数据。
19.进一步的，在本发明实施例中，利用建立的实际侧墙材料层覆盖图案的版图数据与侧墙结构层的厚度以及相应形成工艺的数据模型，将新产品的实际侧墙材料层覆盖图案的版图数据及侧墙结构的预设宽度代入，即可方便且精确的选择合适的侧墙结构的形成工艺。
附图说明
20.本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
21.图1为本技术实施例提供的嵌入式闪存的侧墙结构的形成方法的流程图；
22.图2为本技术实施例提供的嵌入式闪存的结构示意图。
23.附图中：
24.10-衬底；10a-闪存区；10b-逻辑区；
25.20-逻辑栅极层；31-浮栅结构；31a-浮栅层；32-位线结构；
26.40-侧墙结构。
具体实施方式
27.为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
28.如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
29.本发明提供了一种嵌入式闪存的侧墙结构的形成方法，以精确控制嵌入式闪存的侧墙结构的宽度。
30.图1为本技术实施例提供的嵌入式闪存的侧墙结构的形成方法的流程图。
31.如图1所示，本实施例提供了一种嵌入式闪存的侧墙结构的形成方法，包括：
32.s01：提供所述嵌入式闪存的浮栅层的版图和逻辑栅极层的版图，所述浮栅层位于所述闪存单元，所述逻辑栅极层位于所述逻辑单元；
33.s02：根据所述浮栅层的版图及所述逻辑栅极层的版图，确定所述嵌入式闪存的实际侧墙材料层覆盖图案的版图数据，所述实际侧墙材料层覆盖图案为侧墙材料层覆盖所述浮栅层及所述逻辑栅极层的图案；以及，
34.s03：根据所述实际侧墙材料层覆盖图案的版图数据和所述侧墙结构的预设宽度，选择对应的侧墙材料层以及侧墙结构的形成工艺，以形成所述侧墙结构。
35.在本实施例中的嵌入式闪存可为嵌入式分栅快闪存储器，例如为字栅(字线)共享型分栅快闪存储器。
36.请参照图2，嵌入式闪存包括闪存区10a及逻辑区10b，闪存区10a中形成有闪存单元用于存储数据，逻辑区10b中形成有逻辑单元用于控制及驱动闪存单元。闪存单元包括位线结构32、浮栅结构31，位线结构32相接于浮栅结构31的一侧，后续待形成的字线结构相接于浮栅结构31相对于位线结构32的另一侧。其中，位线结构32包括位线及相应的位线介质层(图中为示出)，浮栅结构31包括浮栅层31a以及位于浮栅层下的浮栅介质层、位于浮栅层
上的控制栅介质层、控制栅层及隔离介质层等，待形成的侧墙结构40(字线侧墙层)位字线结构一侧，待形成的字线结构利用侧墙结构40与浮栅层31a隔离。为便于描述，以下所称的位于闪存区10a的侧墙结构40为字线侧墙层。
37.请参照图2，逻辑单元可例如为mos单元，包括逻辑栅极层20、有源区结构，逻辑栅极层20覆盖于衬底10的表面，逻辑栅极层20利用逻辑栅介质层与有源区结构隔离，有源区结构形成于衬底的表面中，有源区结构包括位于逻辑栅极层20下的导电沟道以及与导电沟道两侧相接且位于逻辑栅极层20两侧的源漏结构，后续待形成侧墙结构40覆盖逻辑栅极层的侧壁。在形成侧墙结构40后，还可利用侧墙结构40对源漏结构执行进一步工艺处理，例如形成源漏拓展区(ldd)、形成源区、形成自对准硅化物等。其中，侧墙结构40的材质可以为氧化硅、氮化硅或氧化硅-氮化硅-氧化硅复合层(ono层)。
38.优选的，上述闪存区10a的侧墙结构40及逻辑区10b的侧墙结构40可同步形成，其具体过程例如为：在闪存区10a及逻辑区10b的衬底表面形成覆盖衬底表面图案(闪存单元及逻辑单元)的侧墙材料层，再蚀刻侧墙材料层，仅保留位于逻辑栅极层20侧面的侧墙材料层或位于浮栅结构31侧壁的侧墙材料层，并以此形成相应的侧墙结构40。应理解，位于位线结构32的侧面也保留有侧墙材料层，但在图2中并未示出。
39.下面将结合流程图对嵌入式闪存的侧墙结构的形成方法进行详细介绍。
40.实施例一
41.首先，执行步骤s01，提供嵌入式闪存的浮栅层的版图和逻辑栅极层的版图，浮栅层位于闪存单元，逻辑栅极层位于逻辑单元。
42.浮栅层的版图以及逻辑栅极层的版图可以在导入嵌入式闪存的产品阶段，在导入的产品版图信息中获得。
43.接着，执行步骤s02，根据浮栅层的版图及逻辑栅极层的版图，确定嵌入式闪存的实际侧墙材料层覆盖图案的版图密度，实际侧墙材料层覆盖图案为侧墙材料层覆盖浮栅层及逻辑栅极层的图案。其具体方法可例如包括：
44.s021：根据逻辑栅极层的版图，获得第一版图密度；以及，
45.s022：根据浮栅层的版图以及浮栅层与逻辑栅极层的高度差异系数，获得第二版图密度，嵌入式闪存的实际侧墙材料层覆盖图案的版图密度为第一版图密度与第二版图密度之和。
46.在步骤s021中，侧墙材料层在逻辑区覆盖逻辑栅极层以形成逻辑区的侧墙结构，可直接利用逻辑栅极层的版图代表逻辑区中侧墙材料层覆盖图案的版图。接着，将一参考单元面积(例如一个die)中的所有逻辑栅极层的版图面积与该参考单元面积相比以获得该逻辑栅极层的版图密度(百分数)，作为第一版图密度，以便于和同一闪存产品或其他闪存产品的版图密度进行比较及运算。
47.在步骤s022中，可采用与步骤s021中类似的方法在同一参考单元面积下相应获得闪存区的浮栅层的版图密度。接着，将该浮栅层的版图密度乘以一拓展宽度系数的结果以代表闪存区中侧墙材料层覆盖图案的版图密度，其中，该拓展宽度系数为闪存区的位线结构与闪存区的浮栅结构的宽度之和除以闪存区的浮栅结构的宽度。具体实施时，可利用版图中浮栅层的宽度代表浮栅结构的宽度，优选的，可利用实际测量的位线结构以及浮栅结构的宽度用以计算拓展宽度系数以提高计算的准确性。应理解，侧墙材料层在闪存区不仅
覆盖浮栅结构，还覆盖相应的位线结构，但位线结构的宽度无法利用版图信息直接获取。
48.进一步的，利用上述获得的闪存区中侧墙材料层覆盖图案的版图密度乘以一高度差异系数以作为第二版图密度，其中，高度差异系数为闪存区的位线结构或浮栅结构的高度(高于衬底)与逻辑区的逻辑栅极层的高度之和除以逻辑区的逻辑栅极层的高度。应理解，选择相同形成工艺的侧墙材料层用以覆盖相同版图密度的衬底区域(包括闪存区及逻辑区)，该衬底区域上所形成的侧墙材料层的厚度具有较大差异的关键在于衬底表面的图案(版图)的高度不一致，即衬底表面的图案的高度越高则所形成侧墙材料层的厚度越薄，相当于增加图案的密度以减小侧墙材料层的厚度。在实际中，若位线结构或浮栅结构的高度不一致，则用位线结构的高度及浮栅结构的高度的算术平均值或加权平均值(以其宽度为相应权数)表示。
49.然后，嵌入式闪存的实际侧墙材料层覆盖图案的版图密度为第一版图密度与第二版图密度之和。
50.需要说明的是，若闪存区中的闪存单元或逻辑区的逻辑单元的高度不同，则可根据闪存单元或逻辑单元的高度采用上述的方法进行分组计算各自的实际侧墙材料层覆盖图案的版图密度，再将上述不同高度的版图密度相加以作为该嵌入式闪存的实际侧墙材料层覆盖图案的版图密度。
51.在一具体实施例中，位线结构的宽度为1400埃，浮栅结构(浮栅层)的宽度为2730埃，则拓展宽度系数＝(2730+1400)/2730＝1.51，逻辑栅极层的高度为1800埃，位线结构及浮栅结构的高度为2250埃，则高度差异系数＝(1800+2250)/1800＝1.25，由此可得，实际侧墙材料层覆盖图案的多晶硅版图密度＝1.51*1.25*浮栅层版图密度+逻辑栅极层版图密度。
52.接着，执行步骤s03，根据实际侧墙材料层覆盖图案的版图数据和侧墙结构的预设宽度，选择对应的侧墙材料层以及侧墙结构的形成工艺。在本实施例中，侧墙材料层覆盖图案的版图数据可为其版图密度，具体方法可例如包括：
53.s031：根据实际侧墙材料层覆盖图案的历史版图密度与相应的侧墙结构的历史宽度数据及历史形成工艺数据，建立实际侧墙材料层覆盖图案的版图密度与侧墙结构的宽度的数据模型；
54.s032：根据数据模型与实际侧墙材料层覆盖图案的版图密度，选择侧墙结构的形成工艺。
55.在步骤s031中，基于侧墙材料层的厚度(即侧墙结构的宽度)与wat测试中的击穿电压数据的强相关性，可利用嵌入式闪存产品的击穿电压数据代表相应的侧墙材料层的厚度。其中，可尽量选择在相同的侧墙结构形成工艺下的不同嵌入式闪存产品的历史数据，将变动因素集中在击穿电压数据以及侧墙材料层覆盖图案的版图数据，以减少其他因素的影响；再利用前述方法从历史数据中获得实际侧墙材料层覆盖图案的版图密度，并将上述实际侧墙材料层覆盖图案的版图密度与相应的击穿电压数据进行二元拟合，获得实际侧墙材料层覆盖图案的版图密度及侧墙结构的宽度的数据模型。
56.需要说明的是，上述的侧墙结构形成工艺可包括侧墙材料层的沉积工艺以及蚀刻侧墙材料层的蚀刻工艺。
57.在实际中，还可根据不同形成工艺对不同实际侧墙材料层覆盖图案的版图密度的
拟合程度进行分类或者分组建立多个数据模型，从而达到某一数据模型对应于某一类(某几类)嵌入式产品或者某一类嵌入式产品的部分版图密度区间，以进一步提高对嵌入式闪存的侧墙结构的宽度的控制精度。
58.在一具体实施例中，利用历史数据拟合得到的数据模型可例如：击穿电压＝-10.61722+0.9281161*实际侧墙材料层覆盖图案的版图密度，r2＝0.687384。
59.在步骤s032中，同理可利用预设击穿电压代表侧墙结构的预设宽度，以相应提高与实际效果的切合度。将实际侧墙材料层覆盖图案的版图密度代入上述拟合度较高的数据模型，以获得该侧墙材料层的形成工艺下的理论击穿电压，将该理论击穿电压与预设击穿电压比较，进而在此基础上对上述侧墙材料层的形成工艺进行微调以精确控制侧墙材料层的厚度。
60.其中，若某一嵌入式闪存对应有多个数据模型，可分别利用其实际侧墙材料层覆盖图案的版图密度代入上述多个数据模型中，选择所获得侧墙结构的理论宽度与预设宽度差异最小的数据模型，用以获得侧墙结构的形成工艺，以实现侧墙结构的宽度的精确控制。
61.实施例二
62.实施例二所提供的嵌入式闪存的侧墙结构的形成方法与实施例一类似，其差异在于实施例二中根据浮栅层的版图及逻辑栅极层的版图所确定嵌入式闪存的实际侧墙材料层覆盖图案的版图数据为实际侧墙材料层覆盖图案的比表面积数据。由于所形成的侧墙材料层主要覆盖于逻辑单元或闪存单元的侧面及顶面，利用比表面积表示实际侧墙材料层覆盖图案是更为精确的。在本实施例中的比表面积数据与常规的比表面积不同，具体方法可例如包括：
63.s023：根据逻辑栅极层的版图周长数据，获得第一比表面积数据；以及，
64.s024：根据浮栅层的版图周长数据以及浮栅层与逻辑栅极层的高度差异系数，获得第二比表面积数据，嵌入式闪存的实际侧墙材料层覆盖图案的比表面积数据为第一比表面积数据与第二比表面积数据之和。
65.在步骤s023中，利用一参考单元(例如一个die)中的所有逻辑栅极层的版图周长数据表示其比表面积数据，即所有逻辑栅极层的版图的周长之和，并以此作为第一比表面积数据。
66.在步骤s024中，与实施例一类似，利用一参考单元(例如一个die)中所有浮栅层的版图周长数据乘以浮栅层的拓展宽度系数乘以高度差异系数，作为第二比表面积数据，接着，利用第一比表面积数据与第二比表面积数据之和作为嵌入式闪存的实际侧墙材料层覆盖图案的比表面积数据。
67.后续的其它过程，例如建立基实际侧墙材料层覆盖图案的比表面积数据及侧墙结构的宽度的数据模型，基于该数据模型、实际侧墙材料层覆盖图案的版图数据以及侧墙结构的预设宽度，选择对应的侧墙材料层以及侧墙结构的形成工艺与实施例一中方法类似。
68.当然，具体实施时，实施例一的方法可以和实施例二中的方法也可相结合使用，即利用实施例一中方法和实施例二中方法交叉对比使用。
69.综上所述，本发明提供的嵌入式闪存的侧墙结构的形成方法具有如下有益效果：
70.通过提供所述嵌入式闪存的浮栅层的版图和逻辑栅极层的版图；根据所述浮栅层的版图及所述逻辑栅极层的版图，确定所述嵌入式闪存的实际侧墙材料层覆盖图案的版图
数据；根据所述实际侧墙材料层覆盖图案的版图数据和所述侧墙结构的预设宽度，选择对应的侧墙材料层以及侧墙结构的形成工艺。采用本发明实施例，可以根据所获得的实际侧墙材料层覆盖图案的版图数据，并结合侧墙结构的预设宽度，选择合适的侧墙材料层以及侧墙结构的形成工艺，从而对嵌入式闪存的侧墙结构的宽度进行精确控制。
71.进一步的，在本发明实施例中，可以对闪存区中浮栅层及逻辑区中逻辑栅极层的版图密度或比表面积数据，并结合其相应的拓展宽度系数及高度差异系数，精确获得实际侧墙材料层覆盖图案的版图密度或比表面积数据。
72.进一步的，在本发明实施例中，利用建立的实际侧墙材料层覆盖图案的版图数据与侧墙结构层的厚度以及相应形成工艺的数据模型，将新产品的实际侧墙材料层覆盖图案的版图数据及侧墙结构的预设宽度代入，即可方便且精确的选择合适的侧墙结构的形成工艺。
73.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。