一种适用于WLCSP芯片的封装结构的制作方法

一种适用于wlcsp芯片的封装结构
技术领域
1.本实用新型涉及芯片封装领域，特别是涉及一种适用于wlcsp芯片的封装结构。


背景技术：

2.通常在单个半导体晶圆上制造数十或者数百的集成电路(ic)管芯，通过沿分割线锯割集成电路来分成多个单独的管芯。然后，分别封装各单独的管芯，例如以多芯片组件方式，或者以其他类型的封装方式。其中一种类型的较小封装是晶圆级芯片尺寸封装(wafer level chip scale packaging，简称wlcsp)，晶圆级芯片尺寸封装是先在整片晶圆上进行封装和测试，然后才切割成一个个的ic颗粒，因此封装后的体积通常不大于ic裸晶的原尺寸的1.2倍。
3.需要注意的是，本技术中所记载的“wlcsp芯片”为能够进行wlcsp封装的芯片，例如金氧半场效晶体管(metal
‑
oxide
‑
semiconductor field
‑
effect transistor，简称mosfet)。wlcsp芯片能通过常规的表面贴装技术与印刷电路板(pcb)连接，能降低wlcsp芯片与pcb之间的杂散电感电容。
4.当wlcsp芯片为mosfet时，因wlcsp芯片与pcb之间的连接距离缩短，wlcsp芯片的rdson(static drain
‑
to
‑
source on
‑
resistance，静态通态电阻)的阻值减小，间接提高了wlcsp芯片的导通电流。
5.当wlcsp芯片为mosfet时，现有的wlcsp芯片存在的技术问题为：1.wlcsp芯片远离pcb的端面的d漏极无引脚引出，无法与pcb电性连接，若使用导线或焊盘(例如tiniag焊盘)将wlcsp芯片的d漏极与pcb电性连接，易使得电流全部流向d漏极和导线或焊盘的连接处，导致该连接处的局部电流过大，进而导致wlcsp芯片的内部热量升高并堆积，烧坏wlcsp芯片；2.wlcsp芯片的热量堆积无法散出，易发生短路危险，并且随着wlcsp芯片的热量的堆积，wlcsp芯片的温度会上升使得的wlcsp芯片的rdson提高，进而降低了wlcsp芯片的的导通电流值和功率。


技术实现要素：

6.针对现有技术中存在的技术问题，本实用新型提供一种适用于wlcsp芯片的封装结构。
7.为实现上述目的，本实用新型采用如下技术方案：一种适用于wlcsp芯片的封装结构，包括第一导电部和wlcsp芯片。本技术中，为了方便描述，将第一导电部与wlcsp芯片连接的端面称为“正面”，将第一导电部远离wlcsp芯片的端面称为“背面”。第一导电部的边缘连接有第二导电部，第二导电部与第一导电部成一夹角。第二导电部与第一导电部的正面的内角为90
°‑
180
°
。第二导电部与第一导电部均采用导电材料制成。第一导电部和第二导电部为一体化结构。
8.第一导电部的正面的中部上设置有基岛，在基岛的范围内至少设置有一个wlcsp芯片，第一导电部的正面还设置内凹的槽条，内凹的槽条绕基岛周向设置，槽条所围绕出面
积相较于基岛的面积相等或略大。内凹的槽条可以通过半蚀刻的方法在第一导电部的正面加工出来。设置内凹的槽条的目的在于，当wlcsp芯片采用焊接的方法连接在基岛内时，用于焊接的锡膏或焊接金属胶或焊接金属液的多余部分会流入槽条内从而防止污染第一导电部的其它部位。槽条可以为连通结构也可以为多段式结构或者其它结构，只要能满足容纳多余的焊接材料即可。
9.当wlcsp芯片连接在基岛上时，wlcsp芯片的连接端面与第一导电部以及第二导电部电性连接。
10.第二导电部远离第一导电部的一端设置有平台端面，平台端面的朝向与第一导电部的正面的朝向相同。所有第二导电部的平台端面在竖直方向上与第一导电部的正面的距离均相等，同时平台端面在竖直方向上与第一导电部的正面的距离大于wlcsp芯片的高度。平台端面的作用是与pcb板固定连接，同时第一导电部通过第二导电部的平台端面与pcb板电性连接。平台端面在竖直方向上与wlcsp芯片远离第一导电部的端面的间隙用于填充连接材料例如锡膏等，该连接材料用于电性连接wlcsp芯片和pcb板，连接材料的涂覆面积不超过或略大于wlcsp芯片远离第一导电部的端面面积。为了方便描述，将平台端面称为“管脚”。
11.第二导电部远离第一导电部的一端的边缘处还设置有内凹的台阶面，台阶面的朝向与第一导电部的背面的朝向相同。内凹的台阶面可以通过半蚀刻的方法加工出来。设置内凹的台阶面的目的在于方便一体化结构的第一导电部和第二导电部从原始的加工板材中切割出来。
12.相比于现有的技术方案，本技术的技术方案至少存在以下的有益效果：
13.1.本技术提供的封装结构中，wlcsp芯片远离pcb板的端面通过第一导电部和第二导电部与pcb板电性连接，wlcsp芯片、第一导电部和第二导电部之间形成了良好的散热途径，从而提高了wlcsp芯片的稳定性与可靠性；
14.2.本技术提供的封装结构中，第一导电部和第二导电部将wlcsp芯片覆盖从而形成机械保护，免受wlcsp芯片受到外部的应力或机械攻击而损坏；
15.3.本技术提供的封装结构中，若第一导电部的基岛内设置有多个wlcsp芯片，多个wlcsp芯片的规格可以相同也可以不同，并且多个wlcsp芯片之间既可以实现串联连接也可以实现并联连接。
16.下面结合具体实施例进行说明。
附图说明
17.附图对本实用新型作进一步说明，但附图中的实施例不构成对本实用新型的任何限制。
18.图1为对比实施例提供的wlcsp芯片的正视图。
19.图2为对比实施例提供的wlcsp芯片的仰视图。
20.图3为对比实施例提供的wlcsp芯片和pcb板之间的连接示意图。
21.图4为实施例1提供的封装结构的正视图。
22.图5为实施例1提供的封装结构的结构示意图。
23.图6为实施例1提供的封装结构和pcb板的连接示意图。
24.图7为实施例1提供的封装结构的制备过程示意图。
25.图8为实施例2提供的封装结构的结构示意图。
26.图9为实施例3提供的封装结构的结构示意图。
27.其中，附图标记为：1.wlcsp芯片；11.d漏极；12.g基极；13.s源极；2.pcb板；3.铜导线；4.焊料；5.第二导电部；51.管脚；52.台阶面；6.第一导电部；61.基岛；62.槽条；7.贯穿孔；8.锡膏；9.板材。
具体实施方式
28.应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
29.在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体地限定。
30.在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
31.在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
32.对比实施例、实施例1
‑
3中所记载的wlcsp芯片均为相同规格的mosfet，该wlcsp芯片采用现有技术方案制备而成。实施例1
‑
3中所记载的wlcsp芯片与第一导电部的连接均采用锡膏来同时实现电性连接和固定连接。
33.对比实施例
34.如图1
‑
2所示，wlcsp芯片1包括顶端面和底端面，wlcsp芯片的顶端面设置有d漏极11，wlcsp芯片1的底端面设置有g基极12和s源极13。
35.在现有的技术方案中，wlcsp芯片1可以直接通过常规的表面贴装技术与pcb板2连接，如图3所示，wlcsp芯片1的底端面与pcb板2接触连接，在本实施例中，wlcsp芯片1的g基极12和s源极13均通过焊料4与pcb板2电性连接并固定在pcb板2上，wlcsp芯片1的g基极12
和s源极13也可通过其他连接手段实现与pcb板2的电性连接和固定连接。现有的技术方案中存在的技术问题是，wlcsp芯片1的顶端面的d漏极11不与pcb板2电性连接。本实施例中，wlcsp芯片1的顶端面的d漏极11通过铜导线3与pcb板2电性连接，这属于常规的解决方案之一，但这易使得电流全部流向d漏极11和铜导线3的连接处，导致该连接处的局部电流过大，进而导致wlcsp芯片1的内部热量升高并堆积，wlcsp芯片1的温度会上升使得的wlcsp芯片1的rdson提高，进而降低了wlcsp芯片1的的导通电流值和功率，严重的会烧坏wlcsp芯片1。
36.实施例1
37.本实施例提供一种适用于wlcsp芯片1的封装结构。如图4
‑
5所示，该封装结构包括第一导电部6和wlcsp芯片1。第一导电部6的正面和wlcsp芯片1的顶端面连接，此时wlcsp芯片1的顶端面的d漏极11和第一导电部6电性连接。第一导电部6的两侧边的边缘均连接有第二导电部5，第二导电部5与第一导电部6成一夹角。第二导电部5与第一导电部6为一体化结构。第一导电部6和第二导电部5的连接部分还设置有若干贯穿孔7，这些贯穿孔7使得第一导电部6和第二导电部5的连接部分构成缕空结构，该缕空结构同时实现了封装结构的轻量化和提升了对于wlcsp芯片1的散热效果。
38.第一导电部6的正面的中部上设置有基岛61，本实施例中，基岛61为长方形，在基岛61的范围内设置有一个wlcsp芯片1，wlcsp芯片1的顶端面的d漏极11和第一导电部6以及第二导电部5电性连接。基岛61的实际形状可以根据设置的wlcsp芯片1的数量和结构进行对应调整。第一导电部6的正面还设置内凹的槽条62，内凹的槽条62绕基岛61周向设置，本实施例中，槽条62是连续不间断的，槽条62所围绕出面积相较于基岛61的面积相等。基岛61的面积比wlcsp芯片1的顶端面在第一导电部6的正面的投影面积大，这样设置的目的是为了使得相同的第一导电部6能与多种不同尺寸规格的wlcsp芯片1相匹配，例如，本实施例提供的封装结构适用于尺寸不大于的2mm*3.6mm的wlcsp芯片1。当wlcsp芯片1的尺寸为2mm*3.6mm时，wlcsp芯片1的顶端面的边缘与槽条62的间距不小于0.3mm，这种冗余设计能够保证在基岛61内涂覆的锡膏8的面积不小于wlcsp芯片1的顶端面的面积，从而确保wlcsp芯片1与第一导电部5的连接。
39.第二导电部5远离第一导电部6的一端设置有管脚51，两个管脚51在竖直方向上与第一导电部6的正面的距离均相等。如图6所示，本实施例提供的封装结构和pcb板2连接时，此时两个管脚51和wlcsp芯片1的底端面均和pcb板2连接，管脚51在竖直方向上与第一导电部6的正面的距离大于wlcsp芯片1的高度，该设计是为了使得在wlcsp芯片1的底端面和pcb板2之间容纳锡膏8。管脚51与pcb板2固定连接，同时第一导电部6通过第二导电部5的管脚51与pcb板2电性连接，此时wlcsp芯片1的顶端面的d漏极11和pcb板2电性连接。wlcsp芯片1的底端面的g基极12和s源极13与pcb板2的电性连接。第一导电部6和第二导电部5的面积远大于铜导线3的面积，因此第一导电部6和第二导电部5同时实现了wlcsp芯片1的顶端面的d漏极与pcb板2电性连接和对wlcsp芯片1的散热防护，又由于第一导电部6和第二导电部5罩住wlcsp芯片1因此也一定程度上实现了对wlcsp芯片1的机械保护。
40.如图7所示，本实施例提供的封装结构的制备过程如下：
41.步骤一，如图7中(a)所示，在板材9上采用冲压成型或其它加工方法加工出第二导电部5和第一导电部6，在第一导电部6的正面采用半蚀刻的方法加工槽条62，在第二导电部6远离第一导电部的一端的边缘处采用半蚀刻的方法加工台阶面52，加工出台阶面52是为
了后加工段中第二导电部5和第一导电部6与板材9切割分离；
42.步骤二，如图7中(b)所示，在基岛61上涂覆未固化的锡膏8，此时未固化的锡膏8可流动，槽条62用于容纳多余的未固化的可流动的锡膏8；
43.步骤三，如图7中(c)所示，将wlcsp芯片1的顶端面通过锡膏8贴于基岛61内，再在保护气体氛围下进行高温处理，此时锡膏8完成固化；
44.步骤四，如图7中(d)所示，采用切割装置将封装结构与板材9切割分离。
45.本实施例提供的封装结构中wlcsp芯片1的底端面的g基极12和s源极13与pcb板2的连接方式可以采用现有技术实现。
46.实施例2
47.如图8所示，本实施例提供一种适用于wlcsp芯片1的封装结构。该封装结构与实施例1提供的封装结构的区别在于：本实施例提供的封装结构的基岛61范围内设置有两个wlcsp芯片1。两个wlcsp芯片1的顶端面的d漏极11和第一导电部5的连接方式和实施例1中相同，但两个wlcsp芯片1的g基极12之间不采用导电材料连接，并且两个wlcsp芯片1的s源极13之间也不采用导电材料连接，两个wlcsp芯片1的g基极12和s源极13分别独立驱动控制，此时位于基岛61范围的两个wlcsp芯片1处于串联状态。本实施例提供的封装结构可适用于锂电保护板或bms中。
48.实施例3
49.如图9所示，本实施例提供一种适用于wlcsp芯片1的封装结构。该封装结构与实施例2提供的封装结构的区别在于：本实施例提供的封装结构的基岛61范围内设置的两个wlcsp芯片1，两个wlcsp芯片1的g基极12之间采用导电材料连接，并且两个wlcsp芯片1的s源极13之间也采用导电材料连接，此时位于基岛61范围的两个wlcsp芯片1处于并联状态。两个wlcsp芯片1由相同的驱动控制，此时能有效降低wlcsp芯片1的电阻值并提升电流和功率。本实施例提供的封装结构可适用于直流电极驱动模块中。
50.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
51.以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。