用于3D装置的检验及检视的电子束系统的制作方法

用于3d装置的检验及检视的电子束系统
1.相关申请案的交叉参考
2.本技术案主张2020年4月15日申请且被指定第63/010,097号美国申请案的临时专利申请案的优先权，所述申请案的公开内容特此以引用方式并入。
技术领域
3.本公开涉及电子束系统。


背景技术：

4.半导体制造行业的演变对良率管理且特定来说对计量及检验系统寄予更高要求。关键尺寸继续缩小，然而行业需要减少实现高良率、高价值生产的时间。最小化从检测到良率问题到将其修复的总时间确定对于半导体制造者的投资回报。
5.制造例如逻辑及存储器装置的半导体装置通常包含使用大量制造过程来处理半导体晶片以形成半导体装置的各种特征及多个层级。例如，光刻是涉及将图案从光罩转印到布置于半导体晶片上的光致抗蚀剂的半导体制造过程。半导体制造过程的额外实例包含(但不限于)化学机械抛光(cmp)、蚀刻、沉积及离子植入。制造于单半导体晶片上的多个半导体装置的布置可被分成个别半导体装置。
6.在半导体制造期间的各个步骤使用检验过程以检测晶片上的缺陷以促进制造过程中的更高良率及因此更高利润。检验始终是制造半导体装置(例如集成电路(ic))的重要部分。然而，随着半导体装置的尺寸减小，检验对于可接受半导体装置的成功制造变得甚至更重要，这是因为较小缺陷可引起装置故障。例如，随着半导体装置的尺寸减小，减小大小的缺陷的检测已变得必要，这是因为甚至相对小缺陷可引起半导体装置中的非所要像差。
7.然而，随着设计规则缩小，半导体制造过程可更接近于对过程的性能能力的限制操作。另外，随着设计规则缩小，较小缺陷可对装置的电参数具有影响，此驱动更灵敏检验。随着设计规则缩小，通过检验检测的潜在良率相关缺陷的群体大幅增长，且通过检验检测的扰乱点缺陷的群体还大幅增加。因此，可在晶片上检测更多缺陷，且校正过程以消除全部缺陷可为困难且昂贵的。确定哪些缺陷实际上对装置的电参数及良率具有影响可允许过程控制方法聚焦于所述缺陷同时大体上忽略其它缺陷。此外，在较小设计规则下，在一些情况中，过程引发的失效趋于是系统性的。也就是说，过程引发的失效趋于在通常在设计内重复许多次的预定设计图案下失效。空间系统、电相关缺陷的消除可对良率具有影响。
8.聚焦电子束系统通常用于产生或检查物件(例如在制造集成电路时使用的硅晶片)的微结构。使用从在其与晶片相互作用以检查微结构时用作精细探针的电子枪中的射极发射的电子形成电子束。
9.由于随着ic集成密度的增大而发生的物理效应，纳米制造的2d平面过程在尝试满足半导体芯片的开发时面临瓶颈。已开发芯片制造的3d立体过程以解决2d过程的缺点。3d纳米制造过程中的重要发展是3d nand快闪存储器的设计及制造。图1展示3d nand快闪存储器的示意图。图2是图1的横截面图，其用作3d nand快闪存储器装置中的经堆叠位及存储
器孔的模型。3d nand快闪装置包含形成于衬底上的许多经堆叠薄膜(例如，si及sio2薄膜)及存储器孔(或通道孔)。si膜与sio2膜一起形成nand装置的层，且经堆叠膜的层与存储器孔一起形成nand快闪存储器的位。市场上现有96层nand快闪存储器，且预期128层及高达256层nand快闪存储器装置将在不久的将来上市。
10.96层nand需要192个si及sio2薄膜。普遍使用的8gb nand快闪存储器需要约83,000,000个存储器孔(8e9/96＝8.3e7)。观察完整晶片，将存在数千亿个存储器孔。全部这些存储器孔是使用纳米蚀刻技术产生，如图2中展示。良好蚀刻结果应形成如同图2中的(c)的存储器孔的存储器孔。然而，归因于技术限制，并不始终发生具有数百层深度的数千亿个存储器孔的高均匀性蚀刻结果。例如，一些存储器孔可如同在图2的(a)及(b)中那样经过度蚀刻或蚀刻不足。其它存储器孔可分别如同在图2中的(d)或(e)那样经蚀刻且留下一缺陷或经倾斜蚀刻。因此，可能需要此数千亿个存储器孔的电子束晶片检验及检视来开发3d nand快闪存储器。
11.图3展示使用聚焦电子束以检验3d nand存储器孔的模型。搭配3d nand快闪存储器的存储器孔的特征在于极高深宽比(ar)。将ar定义为孔直径d对孔深度h的比率。例如，如果d＝0.1μm且h＝20μm，那么ar＝1:200，这意味着针对100层nand快闪存储器，每一薄膜的厚度仅是0.1μm。
12.光学上来说，极高ar意味着搭配用于执行晶片检验及检视的电子束系统的大焦深(dof)。如图3中展示，为了将射束的全部电子捕集到存储器孔的底部上，聚焦电子束的dof可能需要大于20μm以满足具有1:200的ar的实例。换句话说，如果图3中的d(z)是从存储器孔的顶部到底部的电子束光点大小，那么d(z)应在h的全部完整深度中小于d。
13.具有数十微米的dof的电子束系统难以设计且实施。然而，为了晶片检验、检视及关键尺寸(cd)测量，大dof电子束系统可不仅用于3d nand快闪存储器中而且还用于3d动态随机存取存储器(dram)电子器件以及全部其它高深宽比(har)装置(例如，深沟槽逻辑装置等)中。
14.光子束通常不用于检验及检视har装置，这是因为聚焦光子束中的数值孔径(na)相当大(例如，高达数十度)。na等于图3中的射束半角β。聚焦射束的dof与na成反比，从而使光子束dof相当短。
15.电子束系统已使用二次电子(se)作为信号以执行及/或完成晶片检验、检视及cd测量。然而，二次电子信号可仅反映来自材料的表面的特性。二次电子由于其低能量(例如，数电子伏特)及其由存储器孔的壁停止所到的大发射极角而无法从har存储器孔的底部逸出。
16.电子束系统还已使用反向散射电子(bse)作为信号以检验且检视具有相对高ar的dram中的接触孔或具有数十层经堆叠薄膜的存储器孔的底部，如图4中展示。在图4中，具有通常在约1kev到20kev的范围中的着陆能量(le)的初级射束的电子轰击存储器孔的底部。产生具有与着陆能量相同的能量的bse以归因于其相对高能量及大发射极角而穿透经堆叠薄膜材料且从材料的顶表面逸出。通过穿透从经堆叠薄膜材料逸出的bse可由部署于晶片上方的电子束光学柱中的一或多个检测器收集。
17.使用用于检验及/或检视har装置的bse信号的先前电子束系统具有缺点。首先，这些系统具有有限应用。电子束电压(或射束能量)通常被限制为低于35kv或低于25kv，或到
晶片上的电子束着陆能量通常被限制为低于30kev。因此，bse能量通常还被限制为低于30kev。因此，经堆叠薄膜材料无法太厚，否则bse将动力不足而无法穿透出材料的整体。此将这些电子束系统限于3d nand快闪存储器装置的数十层的检验及检视。为了检验且检视3d nand快闪存储器装置的数百层，可能需要高达约50kev到100kev的电子束着陆能量。
18.第二，具有bse信号的先前电子束系统具有初级电子束的有限dof。为了增大dof，可使用聚焦电子束的小na(即，图3中的射束半角β)。具有较低射束能量或较低着陆能量的系统具有多个缺点。由初级电子之间的库伦(coulomb)相互作用引起的光学模糊变为主导，这是因为当电子束针对更小na变得更窄时，电子密度变得更高。归因于更小na或更大光学放大率，电子枪透镜像差在光学器件的图像侧被放大更多，借此使晶片处的经组合分辨率降级。如果枪透镜是静电透镜，那么针对小na光学器件，枪透镜像差可变得比物镜像差甚至更主导。
19.通过具有10kv射束电压及9kev着陆能量的市售电子束系统的蒙特卡洛(monte carlo)模拟，图5(a)及5(b)展示电子束系统的应用如何受限制。初级电子在x及y方向上以长尾部宽泛分布。甚至针对大0.3
×
0.3μm存储器孔，仅95％及97％电子(图5(a)中显示的百分比)可分别包含于z＝-3.5μm的孔顶部(图5(a))处及z＝4.5μm的底部(图5(b))处，这意味着深宽比仅是ar＝0.3:8.0＝1:27。如果孔大小变窄到0.1
×
0.1μm，那么深宽比升高到ar＝1:81，但许多外部电子将在存储器孔的顶部边缘处停止。这些外部电子将产生bse且污染来自存储器孔的底部的bse信号。
20.bse良率通常远低于se良率。为了具有充足信噪比，可使初级电子束中的射束电流升高。然而，电子之间的库伦相互作用可对射束电流相当敏感，从而引起电子分布的尾部迅速增大且进一步污染来自存储器孔的底部的常规信号。
21.因此，需要用于产生电子束的经改进系统及方法。


技术实现要素：

22.在第一实施例中提供一种系统。所述系统包含：电子束源，其产生电子束；射束限制孔隙，其安置于所述电子束的路径中；下韦内(wehnelt)电极，其安置于所述电子束的所述路径中；上韦内电极，其在所述电子束的所述路径中安置于所述下韦内电极与所述射束限制孔隙之间；环形检测器，其安置于所述上韦内电极的面向所述下韦内电极的表面上；磁性聚光透镜，其在所述电子束的所述路径中安置于所述上韦内电极与所述射束限制孔隙之间；偏转器，其在所述电子束的所述路径中安置于所述上韦内电极与所述聚光透镜之间；磁性物镜线圈，其在所述电子束的所述路径中安置于所述偏转器与所述上韦内电极之间；及接地管，其安置于所述电子束的所述路径中。所述磁性聚光透镜包含极片及聚光透镜线圈。所述磁性物镜线圈安置于所述接地管周围。
23.所述系统可包含在所述电子束的所述路径中安置于所述聚光透镜与所述射束限制孔隙之间的孔隙。
24.所述电子束源可包含具有小于1μm的半径的尖端。
25.所述偏转器可为磁性偏转器或维恩(wien)滤波器。在实施例中，所述偏转器是磁性偏转器。所述系统可进一步包含上磁性偏转器及中间磁性偏转器。所述上磁性偏转器在所述电子束的所述路径中安置于所述偏转器与所述磁性聚光透镜之间。所述中间磁性偏转
器在所述电子束的所述路径中安置于所述上磁性偏转器与所述磁性偏转器之间。
26.所述上磁性偏转器可经配置以将所述电子束偏转到所述中间磁性偏转器。所述中间磁性偏转器可经配置以在与所述上磁性偏转器的方向相反的方向上偏转所述电子束朝向所述磁性偏转器。所述磁性偏转器可经配置以偏转所述电子束且沿着所述路径将所述电子束准直到所述接地管中。
27.所述磁性偏转器、所述上磁性偏转器及所述中间磁性偏转器中的每一者可具有旋转对称的八个磁极片。
28.所述系统可包含安置于所述中间磁性偏转器与所述磁性偏转器之间的侧向检测器。所述侧向检测器可经配置以收集至少二次电子。
29.所述系统可进一步包含安置于所述中间磁性偏转器与所述磁性偏转器之间的电子束弯曲器。所述电子束弯曲器可经配置以在所述侧向检测器处的所述二次电子与反向散射电子之间进行过滤。
30.在第二实施例中提供一种方法。所述方法包含使用电子束源产生电子束。引导所述电子束穿过射束限制孔隙。引导所述电子束穿过沿着所述电子束的路径安置于所述射束限制孔隙下游的磁性聚光透镜。引导所述电子束穿过沿着所述电子束的路径安置于所述磁性聚光透镜下游的偏转器。引导所述电子束穿过物镜，其中所述物镜包含接地管、上韦内电极及下韦内电极。从所述下韦内电极引导所述电子束到晶片的表面处。在安置于所述上韦内电极的表面上的环形检测器处接收来自所述晶片的反向散射电子。所述上韦内电极的所述表面面向所述下韦内电极。
31.在例子中，所述电子束的射束电压是从50kv到100kv且具有从50kev到100kev的着陆能量。
32.所述磁性聚光透镜可经配置以形成所述电子束以具有小焦深模式及大焦深模式。数值孔径可针对所述大焦深模式比针对所述小焦深模式更小。
33.所述晶片可包含三维半导体结构。
34.在例子中，所述电子束的焦深是高达20μm。
35.所述电子束源可包含具有小于1μm的半径的尖端。
36.所述偏转器可为磁性偏转器或维恩滤波器。在例子中，所述偏转器是磁性偏转器。所述方法可进一步包含引导所述电子束穿过沿着所述电子束的所述路径安置于所述偏转器与所述磁性聚光透镜之间的上磁性偏转器及中间磁性偏转器。
37.所述上磁性偏转器可经配置以将所述电子束偏转到所述中间磁性偏转器。所述中间磁性偏转器可经配置以在与所述上磁性偏转器的方向相反的方向上偏转所述电子束朝向所述磁性偏转器。所述磁性偏转器可经配置以偏转所述电子束且沿着所述路径将所述电子束准直到所述接地管中。
38.所述方法可包含在安置于所述中间磁性偏转器与所述磁性偏转器之间的侧向检测器处接收二次电子。
39.所述方法可包含在所述中间磁性偏转器与所述磁性偏转器之间弯曲从所述晶片返回的电子，借此在所述侧向检测器处的所述二次电子与反向散射电子之间进行过滤。
附图说明
40.为了更全面理解本公开的性质及目标，应参考结合附图进行的以下详细描述，其中：
41.图1是示范性3d nand快闪存储器的示意图；
42.图2是在示范性3d nand快闪存储器装置中的经堆叠位及存储器孔的模型；
43.图3是在示范性har存储器孔中的聚焦电子束轮廓的模型；
44.图4是从示范性存储器孔的底部穿透材料且从材料的顶表面逸出的bse的示意图；
45.图5(a)是在0.3
×
0.3μm的存储器孔的顶部(z＝-3.5μm)处的初级电子分布；
46.图5(b)是在0.3
×
0.3μm的存储器孔的底部(z＝4.5μm)处的初级电子分布；
47.图6(a)是电子束系统的第一实施例；
48.图6(b)是图6(a)的电子束系统的第一实施例的光学器件；
49.图7(a)是在0.1
×
0.1μm的存储器孔的顶部(z＝-10μm)处的初级电子分布；
50.图7(b)是在0.1
×
0.1μm的存储器孔的底部(z＝10μm)处的初级电子分布；
51.图8是用于bse检测的系统的第二实施例；
52.图9是具有三个磁性偏转器的电子束分离光学器件的第三实施例；
53.图10是图9的第三实施例中的八极磁性偏转器；
54.图11展示图9的第三实施例的八极磁性偏转器中的磁性等位线；
55.图12是用于搭配低着陆能量使用的图9的第三实施例中的se/bse收集；
56.图13说明低着陆能量应用中的se/bse的射线追踪模拟；
57.图14是电子束弯曲器的实施例；及
58.图15是根据本公开的方法的流程图。
具体实施方式
59.虽然将依据特定实施例描述所主张标的物，但其它实施例(包含不提供本文中阐述的全部益处及特征的实施例)还在本公开的范围内。可做出各种结构、逻辑、过程步骤及电子改变而不脱离本公开的范围。因此，本公开的范围仅通过参考所附权利要求书定义。
60.随着遭遇纳米技术的2d平面过程的更多缺点，开发芯片纳米制造的3d立体过程。大量芯片装置(如同3d nand快闪存储器、3d dram及3d逻辑)经配置为具有在制造期间可能需要检验及检视的存储器孔、沟道孔、阶梯及深沟槽。例如，在用于96层3d nand快闪存储器的晶片中的数十微米的深度中存在数千亿个存储器孔。
61.本文中公开的实施例可提供用于3d芯片装置中的高ar结构(例如，ar＝1:100及以上)的数十微米的dof。这些实施例可在满足ar＝1:200晶片检验及检视的60kv电子束系统中提供20μm dof。这些实施例还可提供用于同时形成se及bse图像的晶片表面检验及检视的高分辨率系统。
62.为了解决先前系统的缺点，可构建电子束系统以提供高分辨率、窄电子分布尾部，且提供大dof用于检验且检视高ar电子装置。射束电压(bv)可升高到约50kv到100kv(其可为可调整的)，且可允许高达约50kev到100kev的电子着陆能量。机械设计可避免高压(hv)电弧作用。给定群组的射束电压及着陆能量，可增大射束电流以产生更多bse且增大输送量及信噪比。可通过将轰击到存储器孔的顶部及底部边缘两者上之外部电子限于小于(例如)
总初级电子的2％而选择最高射束电流。
63.图6(a)展示电子束系统100的第一实施例。图6(b)展示图6(a)的实施例的光学器件的示意图。磁性枪透镜可用于电子束系统100中。这可减小枪透镜像差，使得即使针对更小na或更大dof增大光学放大率，来自枪的晶片侧处的模糊的主导仍可忽略。此还可实现高电压电子束的聚焦/失焦以选择所要射束电流。
64.电子束系统100包含产生电子束103的电子束源101。电子束103可经引导到晶片110处，所述晶片110可定位于压板上。电子束源101可包含具有小于1μm(例如从约0.3μm到小于1.0μm)的半径的尖端。电子束源101还可包含提取器115、阳极116、枪磁性透镜线圈117及枪磁性透镜极片118。这些组件可为枪透镜(gl)的部分。
65.热场发射(tfe)电子源的小半径尖端(例如，低次微米)可提供高亮度及小虚拟源大小。在具有大光学放大率(例如，约1.0x)的小na光学器件中，虚拟源大小可影响分辨率的降级。色差在高bv及高le光学器件中可较不重要，但源能量扩散可随着tfe电子源的小半径尖端而增大。
66.射束限制孔隙(bla)102安置于电子束103的路径中。射束限制孔隙102可在应用中选择最高射束电流。针对各种射束电流，射束限制孔隙102可包含具有从约50μm到约100μm的直径或横截面长度的孔隙。
67.孔隙104可在电子束103的路径中安置于聚光透镜105与射束限制孔隙102之间。孔隙104可具有从约10μm到约30μm的直径或横截面长度。可基于枪透镜的强度调整交越(xo)位置。孔隙104可为柱孔隙。
68.磁性聚光透镜105在电子束103的路径中安置于上韦内电极107与射束限制孔隙102之间。例如，磁性聚光透镜105可在电子束103的路径中安置于孔隙104与偏转器106之间。磁性聚光透镜105可包含极片111、聚光透镜线圈112及屏蔽件125。
69.磁性聚光透镜105可用于选择最优na或针对较大dof的较小na。静电聚光透镜可不充分强而无法聚焦高能量电子束，这是因为聚焦电压可被限制以避免电弧作用问题。磁性聚光透镜105可进一步聚焦射束。磁性聚光透镜105包含磁极片111及线圈112。
70.偏转器106在电子束103的路径中安置于上韦内电极107与聚光透镜105之间。偏转器106可为磁性偏转器或维恩滤波器。
71.可包含物镜(ol)119。磁性物镜线圈113在电子束103的路径中安置于偏转器106与上韦内电极107之间。接地管114安置于电子束103的路径中，使得磁性物镜线圈113安置于接地管114周围。接地管114可面向电子束103，使得接地管介于电子束103与磁性物镜线圈113之间。
72.物镜119是包含静电物镜及磁性物镜的经组合透镜。物镜119包含接地管114、上韦内(uw)电极107及下韦内(lw)电极108。上韦内电极107及/或下韦内电极108可为静电的。物镜119可具有用于最小化透镜像差而不使物镜极片120变得饱和的合适工作距离。在例子中，工作距离是从约1mm到3mm。为了更低着陆能量(例如，约0.1到10kev)，可使用约1mm工作距离。可针对更高le(例如，约30到60kev)使用约3mm的工作距离。物镜119还可包含磁极片120及线圈113。在例子中，可使用下磁极片作为下韦内(lw)电极108。
73.上韦内电极107在电子束103的路径中安置于下韦内电极108与射束限制孔隙102之间。例如，上韦内电极107可在电子束103的路径中安置于偏转器106与下韦内电极108之
间。取决于各种应用，上韦内电极107可为接地、负浮动或正浮动的。
74.上韦内电极107可运用正电压运行以减小物镜的色差，减小库伦相互作用效应或帮助收集bse。上韦内电极107的形状可经配置以容纳用于增大bse收集效率的环形检测器109。上韦内电极107的中心孔隙大小可为约1mm以允许全部se及小角度bse行进穿过且由侧向检测器123(如图12中展示)收集。
75.下韦内电极108安置于电子束103的路径中。下韦内电极108可为了用于晶片层的各种检验的合适提取场对晶片110充电。提取场可为从约0v/mm到2000v/mm。较低提取场(例如，约0到500v/mm)通常是用于检验且较高提取场(例如，约1000到2000v/mm)通常是用于检视。
76.环形检测器109安置于上韦内电极107的面向下韦内电极108的表面上。环形检测器109是可收集bse的检测装置。在光轴周围的环形检测器109可收集在存储器孔的底部处产生且穿透经堆叠薄膜材料的bse。在光轴周围的环形检测器109(例如，半导体检测器)可埋藏于上韦内电极107的底部上。环形检测器109的主动区域可面向晶片110，且其背侧可通常经偏压到数百伏特(例如，约100到300v)用于形成检测信号电路。
77.电子束源101中的尖端半径可为低次微米。可为了充分源亮度及角强度将提取器115电压设定为高于尖端偏压。尖端发射的电子由阳极116加速到从约50kv及100kv且由磁性聚光透镜105聚焦以形成介于射束限制孔隙102与孔隙104之间的电子束交越。孔隙104可选择经递送到晶片110的实际射束电流。在图6(a)中，可部署维恩滤波器或磁性偏转器以将se及/或bse与初级电子(pe)分离。孔隙104可为包含多个孔隙的独立孔隙杆。如果一个孔隙被损坏或污染，那么可移动另一孔隙以替换经损坏或污染孔隙。
78.在图6(b)中可存在用于不同应用的两个成像模式。一个成像模式是具有相对小dof的高分辨率(res)模式。另一成像模式是具有相对低分辨率的大dof模式。在高分辨率模式中，聚光透镜105聚焦电子束103以形成晶片处的电子束光点大小在其下最小化的最优na(例如，图6(b)中的na2)。在大dof模式中，聚光透镜105进一步聚焦射束以形成更小na(例如，图6(b)中的na1)，dof在所述更小na下最大化以满足对于高ar装置(如同3d nand、3d dram及深沟槽逻辑)的检验及检视的要求。
79.图7(a)及7(b)展示使用以60kv射束能量及55kev着陆能量的大dof模式的图6(a)电子光学柱的蒙特卡洛模拟结果。在此模拟中，上韦内电极经接地。为了与图5(a)及5(b)比较，在图7(a)及7(b)的模拟中，将晶片处的射束电流及提取场设定为与图5(a)及5(b)相同。
80.在图7(a)及7(b)中，归因于具有高射束电压的电子之间的经减小库伦相互作用，初级电子在x及y方向上以短尾部窄分布。甚至针对如图7(a)及7(b)中展示的0.1
×
0.1μm的小存储器孔大小，多于98个电子(图7(a)及7(b)中显示的百分比)仍分别包含于z＝-10μm的孔顶部(图7(a))处及z＝10μm的底部(图7(b))处，这意味着深宽比高达ar＝0.1:20＝1:200。20μm的dof在此应用中是大的，且当比较使用图7(a)及7(b)中的20到80及12到88电流大小测量的光点大小与图5(a)及5(b)中的光点大小时，分辨率仍比图5(a)及5(b)的分辨率更好。
81.当具有高着陆能量(例如，从约50kev到100kev)的电子轰击到存储器孔的底部上时，相同高能量bse产生且穿透出数百个3d nand层的薄膜的经堆叠材料，如图4中展示。这些bse可由初级电子束柱中的bse检测器收集。
82.图8是用于bse检测的系统的第二实施例。在光轴周围的用于检测bse的环形检测器109可至少部分在上韦内电极107内部。在例子中，环形检测器109的表面可暴露到bse。在另一例子中，环形检测器109完全地在上韦内电极107内部而不暴露到bse，此仍允许bse收集。
83.上韦内电极107可为浮动或接地的。下韦内电极108可用于为了所需提取场对晶片充电。使用与图7(a)及7(b)的条件相同的条件，用于射线追踪来自3d nand存储器孔的底部的bse的模拟展示高收集效率。因此，可检测具有从约10到60度的极角的bse。由于bse角分布的特性，大多数总发射bse已被包含于从约10到60度的角度中。
84.图9是具有三个磁性偏转器的电子束分离光学器件的第三实施例。在图9的实施例中，偏转器106是磁性偏转器(md-3)。仅为了收集且使用高能量bse以检验高ar装置(如同3d nand存储器)，不需要如同用于将bse与pe(初级电子)分离的常规维恩滤波器的光学设计。
85.系统还包含在电子束103的路径中安置于偏转器106与磁性聚光透镜105之间的上磁性偏转器121(md-1)及中间磁性偏转器122(md-2)。上磁性偏转器121在电子束103的路径中安置于偏转器106与磁性聚光透镜105之间。中间磁性偏转器122在电子束103的路径中安置于上磁性偏转器121与磁性偏转器106之间。
86.上磁性偏转器121可经配置以将电子束103偏转到中间磁性偏转器121。中间磁性偏转器可经配置以在与上磁性偏转器121的方向相反的方向上偏转电子束103朝向磁性偏转器106。磁性偏转器经配置以偏转电子束103且沿着路径将电子束103准直到接地管114中。
87.图6中的构造的实施例可在两个光学模式中操作。一个模式是用于检验且检视har nand快闪存储器的具有较小na的大dof模式。另一模式是用于检验且检视在晶片表面处的物理缺陷或在数十到数百纳米的范围中的晶片子表面内部的电压对比度缺陷的具有最优na的高分辨率模式。在高分辨率模式中，由电子之间的库伦相互作用引起的全部透镜像差及全部模糊经平衡。用于检验晶片表面的着陆能量(le)应低到数百或数千电子伏特。se可为经收集用于检验及检视的信号。由于低发射能量(例如，数电子伏特)，因此se可由来自物镜的磁场强聚焦。因此，se并不始终由环形检测器良好收集，且代替性地可由侧向检测器收集。
88.为了将se与pe分离，常规地使用维恩滤波器。然而，维恩滤波器可归因于源能量扩散而产生转印色度模糊。为了消除转印色度模糊，可使用另一维恩滤波器以补偿由源能量扩散引起的轨迹位移。这可提供所要操作，但可增加光学器件的复杂性。
89.如图9中展示，可使用无维恩滤波器的电子束分离光学器件。在聚光透镜105与物镜119之间部署三个磁性偏转器(上磁性偏转器121、中间磁性偏转器122及偏转器106)。上磁性偏转器121将来自源的电子束103偏转到中间磁性偏转器122，中间磁性偏转器122在相反反向上偏转电子束103朝向偏转器106，且偏转器106再次偏转回电子束103且沿着光轴将电子束103准直到物镜119中。偏转角可与侧向检测器123相关。在图12或图14中，侧向检测器123在xoz平面中，因此初级电子在相同xoz平面中以相反方向偏转。针对初级电子的xoz偏转，磁性偏转器通量场可在yoz平面中，这意味着磁性偏转器旋转度根据图11固定。
90.上磁性偏转器121、中间磁性偏转器122及偏转器106中的每一者可具有相同结构及/或配置，例如图10及图11中展示的结构及/或配置。图10展示磁性偏转器的横截面图。八
个磁极片作为八极偏转器旋转对称布置。相同数目个线圈匝(在图11中，“n”)卷绕在每一极片周围。极片如展示那样屏蔽。使用通过线圈的电流的合适设定，磁性偏转场在大区域中的分布可相当均匀以最小化归因于大角度偏转的彗形模糊。使用等位线，图11展现均质磁性偏转场的模拟，其中线圈电流经施加为ix＝1单位，ixy＝1/√2单位及iy＝0单位。x轴上的场的磁通量在y轴上偏转初级电子束，如图9中展示。
91.即使使用低着陆能量，由于电子之间的库伦相互作用在其下减小的大及最优na(图6(b)中的na2)，仍可使用本文中公开的实施例实现初级电子束的高图像形成分辨率。总光点大小的一半可由物镜像差给出且另一半由库伦相互作用给出。可通过使用如图9中公开的上韦内电极107而进一步减小物镜像差及库伦相互作用效应。可将上韦内电极107视为能量增强管。施加于上韦内电极107上的电压可高于射束电压。给定通过对晶片110充电的下韦内电极108的相同提取场，模拟展示高于射束电压的上韦内电极107电压意味着物镜119的球差及色差系数将更低，且库伦相互作用效应还将同时更低。
92.图9中的构造的三磁性偏转器实施例可消除归因于源能量扩散而在维恩滤波器中通常产生的转印色度模糊。在基于维恩滤波器的光学器件中，可使用另一额外维恩滤波器以补偿归因于源能量扩散的轨迹位移。在图9中的三磁性偏转器配置中，总净磁性偏转角是零，从而使归因于源能量扩散、电子噪声及/或热噪声的总电子轨迹位移全部为零。
93.图12展示用于搭配低着陆能量使用的图9的第三实施例中的se/bse收集。图13说明针对低着陆能量的se/bse的射线追踪模拟。侧向检测器123安置于中间磁性偏转器122与磁性偏转器106之间。来自偏转器106的se偏转角θ通常是从约6
°
到12
°
，这意味着从偏转器106到侧向检测器123的距离是约100mm或更长。
94.侧向检测器123经配置以收集至少se。虽然经说明在中间磁性偏转器122与磁性偏转器106之间，但侧向检测器123可在上磁性偏转器121与中间磁性偏转器122之间。侧向检测器123还可在上磁性偏转器121的上游。侧向检测器123可为半导体检测器、高速闪烁体检测器或其它系统。
95.图12及13展示se/bse收集。归因于pe及se的相反移动方向，se的偏转器106偏转角与pe相反，如图12中的角度θ展示。在图12的实施例中，侧向检测器123安置于中间磁性偏转器122下方。针对给定射束电压及着陆能量，偏转器106的激发可经选择以允许se偏转角度θ且导引se朝向侧向检测器123的中心。给定偏转器106激发，可调整上磁性偏转器121及中间磁性偏转器122的激发以将源发射射束准直到物镜的光轴。
96.针对搭配数百到数千电子伏特的低着陆能量使用的高分辨率，还可以图13中展示的方式收集低能量bse。全部se具有较低发射能量(数ev)且立即由物镜的磁场聚焦成细射束，如图13中的中心射束中展示。se由偏转器106偏转且由侧向检测器123收集。bse具有较高发射能量(与着陆能量相同的能量)，且其可由侧向检测器123及环形检测器109两者收集。具有小极角(例如，小于10度)的bse可经聚焦且加速以行进穿过上韦内电极107内孔，如由图13中的bse-1的射线展示。bse-1电子还可由侧向检测器123收集以形成明场图像。具有大极角(例如，大于45度)的bse可由环形检测器109收集以形成暗场图像，如由图13中的bse-2的射线展示。
97.图14是电子束弯曲器124的实施例。电子束弯曲器124安置于中间磁性偏转器122与磁性偏转器106之间或接近侧向检测器123的其它位置。电子束弯曲器124具有两个圆柱
形表面且经配置以在侧向检测器123处的se与bse之间进行过滤。因此，电子束弯曲器124可用于从bse过滤se或反之亦然。
98.可取决于部署侧向检测器123的位置而弯曲se或bse。例如，在图14中，射束经弯曲90度(约10度来自偏转器106偏转且剩余部分来自电子束弯曲器124)。弯曲电压可独立于弯曲角，因此任何弯曲度可使用相同电压。弯曲电压可取决于se/bse能量及电子束弯曲器124之间隙。间隙越小，弯曲电压将越低。间隙可在从约8mm到16mm的范围中。针对收集se的低着陆能量使用，弯曲电压可为数kv。
99.在图12中，由于具有低着陆能量的应用，se射束与bse-1射束之间的能量差窄到数百到数千电子伏特。se及bse-1电子可由侧向检测器123一起收集，从而污染一个成像信号到另一成像信号。使用图14的电子弯曲器124，可通过合适弯曲电压vb从bse-1射束滤出se射束。se射束归因于较低能量而由弯曲器过度偏转且bse-1电子行进穿过出口孔隙朝向侧向检测器123。还可通过使用较低弯曲电压vb以使bse-1偏转不足且在电子束弯曲器124圆柱形表面中停止而从bse-1射束选择se。
100.除从se过滤bse(或反之亦然)的优点以外，使用电子束弯曲器124的实施例还可在电子束弯曲器124的出口与侧向检测器123之间产生空间。可通过在引导se或bse朝向侧向检测器123之前在所述空间中构建低通滤波器、高通滤波器或带通滤波器而进一步进行se或bse能量滤波，使得缺陷性质可经更仔细分析且经学习循环。
101.针对90度se/bse弯曲，侧向检测器123可经定位远离电子束弯曲器124的出口特定距离。信号处理光学器件可定位于电子束弯曲器124的出口与侧向检测器123之间。信号处理光学器件可为低通能量滤波器、高通能量滤波器、带通能量滤波器、去扫描偏转器或用于特性化更详细晶片缺陷特征的其它系统。在不使用如同图12中的电子束弯曲器124的情况下，se/bse可不以大角度偏转，且侧向检测器123可不经定位以容纳信号处理光学器件。
102.图14中的电子束弯曲器124可为静电或磁性的。针对在平面中的电子弯曲，磁通量可在垂直平面中引导。
103.图15是方法200的流程图。方法200可使用本文中公开的电子束系统的实施例执行。电子束在201产生且在202被引导穿过射束限制孔隙。电子束的射束电压可为从50kv到100kv且可具有从50kev到100kev的着陆能量。选择射束能量或着陆能量取决于特定应用。射束能量通常高于或等于着陆能量。针对具有更多薄膜层的更深存储器孔，可使用更高着陆能量以获得更高bse能量，使得bse能够穿透更厚经堆叠薄膜且从表面逸出。50kev可为用于约96到124个层。100kev可为用于大于256个层。
104.在203，引导电子束穿过沿着电子束的路径安置于射束限制孔隙下游的磁性聚光透镜。在204，引导电子束穿过沿着电子束的路径安置于磁性聚光透镜下游的偏转器。偏转器可为磁性偏转器或维恩滤波器。在205，引导电子束穿过物镜。物镜包含接地管、上韦内电极及下韦内电极。在206，从下韦内电极引导电子束到晶片的表面处。电子束的焦深可为高达20μm。晶片可包含三维半导体结构，例如3d nand、3d dram、3d阶梯或3d深沟槽逻辑。在207，在安置于上韦内电极的面向下韦内电极的表面上的环形检测器处接收来自晶片的反向散射电子。
105.磁性聚光透镜可经配置以形成电子束以具有小焦深模式及大焦深模式。数值孔径针对大焦深模式比针对小焦深模式更小。
106.在例子中，偏转器是磁性偏转器。还可引导电子束穿过沿着电子束的路径安置于偏转器与磁性聚光透镜之间的上磁性偏转器及中间磁性偏转器。上磁性偏转器可经配置以将电子束偏转到中间磁性偏转器。中间磁性偏转器可经配置以在与上磁性偏转器的方向相反的方向上偏转电子束朝向磁性偏转器。磁性偏转器可经配置以偏转电子束且沿着路径准直电子束到接地管中。
107.可在安置于中间磁性偏转器与磁性偏转器之间的侧向检测器处接收二次电子。从晶片返回的电子可在中间磁性偏转器与磁性偏转器之间弯曲，借此在侧向检测器处的二次电子与反向散射电子之间进行过滤。电子束弯曲可从se滤出bse(或反之亦然)，这可从有用信号移除电子污染。
108.本文中描述的系统及方法的实施例可用于检验且检视深存储器孔。例如，在60kv下的操作为ar＝1:200使用提供20μm dof，其比先前设计更好大于5倍。可使用环形检测器实现高bse收集效率，这是因为使用高bv及高le，且bse相较于具有相对低le的常规bse收集更少地聚焦。具有充分bse信号的优点，相对低射束电流可用于进一步减小电子之间的库伦相互作用且将dof扩展更长而同时使电子分布的尾部变窄。
109.无维恩滤波器的电子束可分离具有三个磁性偏转器的光学器件，当总净偏转角为零时，这可消除归因于源能量扩散及电子及/或热噪声的转印色差。
110.上韦内电极可用于在延迟到晶片之前增强(即，加速)射束能量，借此减小物镜的球差及色差系数。归因于射束能量增强，同时减小电子之间的库伦相互作用。此在搭配低着陆能量的使用中改进分辨率。
111.方法200可用于3d装置(例如，3d nand、3d dram、3d阶梯及3d深沟槽逻辑)的检验及检视。图6及图8的实施例提供高达20微米的大dof用于检验且检视ar＝1:200的3d装置，这可用于在下一代3d nand存储器中开发数百层。
112.为了检验且检视具有数百到数千电子伏特的低着陆能量的晶片表面或次微米以下表面缺陷，本文中公开的实施例可使用图9到11中的具有三个磁性偏转器的无维恩滤波器的射束分离光学器件且能量增强上韦内电极可减小物镜(图12及13)的球差及色差系数。电子束弯曲器可从se滤出bse或从bse滤出se(图14)，使得可同时实现se及bse的高分辨率图像形成及高收集系数。
113.虽然关于电子束进行描述，但本文中公开的实施例还可搭配离子束或粒子束使用。
114.虽然已关于一或多个特定实施例描述本公开，但应理解，可制作本公开的其它实施例而不脱离本公开的范围。因此，将本公开视为仅由所附权利要求书及其合理解释限制。