半导体装置的制造方法、基板处理方法、基板处理装置及记录介质与流程

本发明关于半导体装置的制造方法、基板处理方法、基板处理装置及记录介质。

背景技术：

1、作为具有3维构造的nand型闪存或dram的字线，例如已使用低电阻的钨(w)膜。另外，还有在该w膜与绝缘膜之间使用例如氮化钛(tin)膜作为阻挡膜的情况(例如参照专利文献1及专利文献2)。

2、现有技术文献

3、专利文献

4、专利文献1：日本专利特开2011-66263号公报

5、专利文献2：国际专利公开第2019/058608号说明书

技术实现思路

1、发明所要解决的问题

2、然而，由于随着3维构造的nand型闪存的高层化，蚀刻逐渐变得困难，存在字线的薄膜化的课题。

3、为了解决该课题，寻求一种不形成上述那样的阻挡膜且膜特性好的金属类膜的成膜方法。

4、本发明的目的在于，提供一种可以提升金属类膜的膜特性的技术。

5、解决问题的技术手段

6、根据本发明的一方式，提供一种技术，具有

7、(a)对基板供给含第15族元素的气体，在基板的表面形成含第15族元素的第1层的工序；

8、(b)对基板供给含mo元素的气体的工序；

9、(c)对基板供给还原气体的工序；

10、(d)在抑制第1层分解的环境下，对(b)和(c)进行规定次数，在第1层上形成含mo元素的膜的工序。

11、发明的效果

12、根据本发明一方式，可以提升形成在基板上的金属类膜的膜特性。

技术特征：

1.一种半导体装置的制造方法，其特征在于，具有：

2.根据权利要求1所述的半导体装置的制造方法，其特征在于，

3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，

4.根据权利要求3所述的半导体装置的制造方法，其特征在于，

5.根据权利要求3或4所述的半导体装置的制造方法，其特征在于，

6.根据权利要求3或4所述的半导体装置的制造方法，其特征在于，

7.根据权利要求3至6中任一项所述的半导体装置的制造方法，其特征在于，

8.根据权利要求3至7中任一项所述的半导体装置的制造方法，其特征在于，

9.根据权利要求3至8中任一项所述的半导体装置的制造方法，其特征在于，

10.根据权利要求3至9中任一项所述的半导体装置的制造方法，其特征在于，

11.根据权利要求3至10中任一项所述的半导体装置的制造方法，其特征在于，

12.根据权利要求3至10中任一项所述的半导体装置的制造方法，其特征在于，

13.根据权利要求1至12中任一项所述的半导体装置的制造方法，其特征在于，

14.根据权利要求1至13中任一项所述的半导体装置的制造方法，其特征在于，

15.根据权利要求1至14中任一项所述的半导体装置的制造方法，其特征在于，

16.根据权利要求1至15中任一项所述的半导体装置的制造方法，其特征在于，

17.根据权利要求1至16中任一项所述的半导体装置的制造方法，其特征在于，

18.根据权利要求1至17中任一项所述的半导体装置的制造方法，其特征在于，

19.一种基板处理方法，其特征在于，具有：

20.一种基板处理装置，其特征在于，具有：

21.一种能够通过计算机读取的记录介质，其特征在于，

技术总结
本发明可以提升金属类膜的膜特性。本发明具有：(a)对基板供给含第15族元素的气体，在基板的表面形成含第15族元素的第1层的工序；(b)对基板供给含Mo元素的气体的工序；(c)对基板供给还原气体的工序；(d)在抑制第1层的分解的环境下，对(b)和(c)进行规定次数，在第1层上形成含Mo元素的膜的工序。

技术研发人员：栗林幸永,小川有人
受保护的技术使用者：株式会社国际电气
技术研发日：
技术公布日：2024/3/24