界面结构的制作方法

1.本发明实施例涉及界面结构，尤其涉及以导热层改善晶片堆叠或裸片堆叠所用的热管理能力。


背景技术：

2.由于多种电子构件(如晶体管、二极管、电阻、电容器或类似物)的集成密度持续改善，半导体产业已经历快速成长。机体密度的主要改良来自重复缩小最小结构尺寸，以将更多构件整合至给定面积中。
3.这些整合改良通常为二维，因为集成构件所占据的体积通常在基板如半导体晶片的表面上。虽然大幅改良光刻可显著改善二维集成电路的形成方法，二维可达的密度仍有物理限制。这些限制之一为制造这些构件所需的最小尺寸。此外，当更多装置置入芯片或裸片时，需要更复杂的设计。
4.为了进一步增加电路密度，已研发三维集成电路。在一般形成三维集成电路的工艺中，两个芯片或基板可接合在一起。然而高温会负面影响三维集成电路的效能与可信度。举例来说，公知的金属间介电层材料如氧化硅不符合基板堆叠所需的热管理，因为其本质导热性低。因此需解决上述问题。


技术实现要素：

5.本公开的目的在于提出一种界面结构，以解决上述至少一个问题。
6.本公开的一实施例为界面结构。界面结构包括第一结构，包括：第一介电层；第一导电结构，位于第一介电层中；以及第一导热层，位于第一介电层上。第一导电结构具有第一侧壁。结构还包括第二结构，位于第一结构上。第二结构包括：第二导热层，位于第一导热层上；第二介电层，位于第二导热层上；以及第二导电结构，位于第二介电层中。第二导电结构具有第二侧壁位于第一侧壁上，且第一侧壁与第二侧壁朝相反方向倾斜。
7.本公开的另一实施例为界面结构。界面结构包括第一结构，包括：第一导热层；以及第一导电结构，位于第一导热层中。第一导热层包括碳化硅、氮化硅、碳氮化硅、氮化铝、氧化铝、氮化硼、钻石、类钻碳、石墨烯氧化物或石墨。结构还包括第二结构位于第一结构上。第一结构与第二结构相对于第一结构与第二结构之间的界面为实质上对称。第二结构包括：第二导热层，位于第一导热层上；以及第二导电结构，位于第二导热层中。
8.本公开的又一实施例为三维集成电路。三维集成电路包括第一装置层；以及第一结构，位于第一装置层上。第一结构包括：第一介电层；第一导电结构，位于第一介电层中；以及第一导热层，位于第一介电层上。第一导热层的导热性大于第一介电层的导热性。三维集成电路还包括第二结构位于第一结构上。第二结构包括：第二导热层，位于第一导热层的一部分与第一导电结构的一部分上；第二介电层，位于第二导热层上；以及第二导电结构，位于第二介电层中。第二导电结构位于第一导电结构的一部分与第一导热层的一部分上。三维集成电路还包括第二装置层位于第二结构上。
附图说明
9.图1a为一些实施例中，制造半导体装置结构的多种阶段的透视图。
10.图1b为一些实施例中，制造半导体装置结构的阶段沿着图1a的剖线a-a的侧剖视图。
11.图2为一些实施例中，制造半导体装置结构的阶段的侧剖视图。
12.图3a至图3e为一些实施例中，制造半导体装置结构的多种阶段的侧剖视图。
13.图4a至图4d为其他实施例中，制造半导体装置结构的多种阶段的侧剖视图。
14.图5a至图5e为其他实施例中，制造半导体装置结构的多种阶段的侧剖视图。
15.图6a至图6e为其他实施例中，制造半导体装置结构的多种阶段的侧剖视图。
16.图7a至图7c为其他实施例中，制造半导体装置结构的多种阶段的侧剖视图。
17.图8a至图8d为其他实施例中，制造半导体装置结构的多种阶段的侧剖视图。
18.附图标记如下：
19.100:半导体装置结构
20.102:基板
21.104:基板部分
22.106:源极/漏极外延结构
23.108:绝缘材料
24.110:介电结构
25.112:第一介电材料
26.114:衬垫层
27.116:第二介电材料
28.118:接点蚀刻停止层
29.120:层间介电层
30.122,602,602’:盖层
31.124:硅化物层
32.126:导电接点
33.128:间隔物
34.130:半导体层
35.132:内侧间隔物
36.134:栅极介电层
37.136:栅极层
38.140:自对准接点层
39.200:装置层
40.300:内连线结构
41.302:金属间介电层
42.304,306,408,408’,514,514’:导电结构
43.350,350’,400,400’,401,401’,500,500’,550,550’:结构
44.402,402’:介电层
45.403,404,508,510:开口
46.406,406’,512,512’:阻挡层
47.409,409’斜向侧壁
48.410,410’,516,516’,702,702’:导热层
49.412,414,518,519,604:表面
50.420,520:界面结构
51.502,502’:第一介电层
52.504,504’:蚀刻停止层
53.506,506’:第二介电层
具体实施方式
54.下述详细描述可搭配附图说明，以利理解本发明的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
55.应理解的是，下述公开内容提供许多不同实施例或实例以实施本发明的不同结构。特定构件与排列的实施例用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
56.此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90
°
或其他角度，因此方向性用语仅用以说明图示中的方向。
57.图1a及图1b显示制造半导体装置结构100的阶段。如图1a及图1b所示，半导体装置结构100包括基板102(其具有自基板102延伸的基板部分104)，以及源极/漏极外延结构106位于基板部分104上。基板102可为半导体基板如基体硅基板。在一些实施例中，基板102可为半导体元素(如结晶结构的硅或锗)、半导体化合物(如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟)、其他合适材料或上述的组合。可能的基板102亦包含绝缘层上硅基板。绝缘层上硅基板的制作方法可采用分离注入氧、晶片接合及/或其他合适方法。基板部分104的形成方法可为使基板102的部分凹陷。如此一来，基板部分104包含的材料可与基板102相同。基板102与基板部分104可包含多种区域，其可掺杂适当的杂质(如p型或n型杂质)。掺质可为p型场效晶体管所用的硼或n型场效晶体管所用的磷。源极/漏极外延结构106可包含半导体材料如硅或锗、iii-v族半导体化合物、ii-vi族半导体化合物或其他合适的半导体材料。例示性的源极/漏极外延结构106可包含但不限于锗、硅锗、砷化镓、砷化铝镓、磷砷化镓、磷化硅、砷化铟、砷化铝、磷化铟、氮化镓、砷化镓铟、砷化铝铟、锑化镓、磷化铝、磷化镓或类似物。源极/漏极外延结构106可包含p型掺质如硼、n型掺质如磷或砷及/或包含上述的组合的其他合适掺质。
58.绝缘材料108位于相邻的基板部分104之间，如图1a所示。绝缘材料108的组成可为含氧材料(如氧化硅或氟硅酸盐玻璃)、含氮材料(如氮化硅、氮氧化硅、碳氮氧化硅或碳氮化硅)、低介电常数的介电材料(如介电常数低于7的材料)或任何合适的介电材料。绝缘材
料108可为浅沟槽隔离。介电结构110可形成于绝缘材料108上，以分开相邻的源极/漏极外延结构106。介电结构110可包含单一的介电材料(比如绝缘材料108的介电材料)或不同的介电材料。如图1a所示，介电结构110包括第一介电材料112、衬垫层114、与第二介电材料116。衬垫层114可包含低介电常数的介电材料，比如氧化硅、氮化硅、碳氮化硅、碳氧化硅或碳氮氧化硅。第一介电材料112可包括含氧材料如氧化物，其形成方法可为可流动的化学气相沉积。含氧材料的介电常数小于约7，比如小于约3。在一些实施例中，第一介电材料112包括的材料可与绝缘材料108相同。第二介电材料116可包含氧化硅、氮化硅、碳化硅、碳氮化硅、氮氧化硅、碳氮氧化硅、氧化铝、氮化铝、氮氧化铝、氧化锆、氮化锆、氧化锆铝、氧化铪或其他合适的介电材料。在一些实施例中，第二介电材料116包括高介电常数的介电材料，比如介电常数大于7的材料。
59.接点蚀刻停止层118与层间介电层120位于介电结构110上，如图1a所示。接点蚀刻停止层118可包括含氧材料或含氮材料，比如氮化硅、碳氮化硅、氮氧化硅、氮化碳、氧化硅、碳氧化硅、类似物或上述的组合。层间介电层120所用的材料可包含四乙氧基硅烷的氧化物、未掺杂的硅酸盐玻璃或掺杂氧化硅(如硼磷硅酸盐玻璃、氟硅酸盐玻璃、磷硅酸盐玻璃或硼硅酸盐玻璃)及/或其他合适的介电材料。盖层122可位于层间介电层120上，且盖层122可包括含氮材料如碳氮化硅。
60.导电接点126可位于层间介电层120之中与源极/漏极外延结构106之上，如图1a及图1b所示。导电接点126可包含一或多种导电材料，比如钌、钼、钴、镍、钨、钛、钽、铜、铝、氮化钛或氮化钽。硅化物层124可位于导电接点126与源极/漏极外延结构106之间。
61.如图1b所示，一或多个半导体层130连接源极/漏极外延结构106，而半导体层130可为场效晶体管的通道。在一些实施例中，场效晶体管为纳米片场效晶体管，其包括多个半导体层130，且栅极层136包覆每一半导体层130的至少一部分。半导体层130可为或包含材料如硅、锗、碳化硅、砷化锗、磷化镓、磷化铟、砷化铟、锑化铟、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、磷砷化镓铟或其他合适材料。在一些实施例中，每一半导体层130的组成为硅。栅极层136包括一或多层的导电材料，比如多晶硅、铝、铜、钛、钽、钨、钴、钼、氮化钽、镍硅化物、钴硅化物、氮化钛、氮化钨、碳氮化钨、钛铝、氮化钛钽、氮化钛铝、氮化钽、碳氮化钽、碳化钽、氮化钽硅、金属合金、其他合适材料及/或上述的组合。在一些实施例中，栅极层136包括金属。栅极介电层134可谓于栅极层136与半导体层130之间。栅极介电层134可包含两个或更多层，比如界面层与高介电常数的介电层。在一些实施例中，界面层为氧化物层，而高介电常数的介电层包括氧化铪、氧化铪硅、氮氧化铪硅、氧化铪铝、氧化铪镧、氧化铪锆、氧化铪钽、氧化铪钛、氧化镧、氧化铝、氧化铝硅、氧化锆、氧化钛、氧化钽、氧化钇、氮氧化硅、氧化铪-氧化铝合金或其他合适的高介电常数的材料。栅极介电层134及栅极层136可与源极/漏极外延结构106隔有内侧间隔物132。内侧间隔物132可包含介电材料如氮氧化硅、碳氮化硅、碳氧化硅、碳氮氧化硅或氮化硅。栅极介电层134及栅极层136可与接点蚀刻停止层118隔有间隔物128。间隔物128可包含介电材料如氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氧化硅、碳氮氧化硅及/或上述的组合。在一些实施例中，自对准接点层140形成于间隔物128、栅极介电层134、与栅极层136上，如图1a及图1b所示。自对准接点层140可包含任何合适材料，比如氧化硅、氮化硅、碳化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳氮氧化硅、氧化铝、氮氧化铝、氧化锆、氮化锆或上述的组合。
62.如图1a及图1b所示，半导体装置结构100可包含基板102与装置层200位于基板102上。装置层200可包含一或多个装置，比如晶体管、二极管、图像感测器、电阻、电容器、电感、存储器单元、上述的组合及/或其他合适装置。在一些实施例中，装置层200包括晶体管如纳米片场效晶体管，其栅极层包覆多个通道，如上所述。此处所述的用语纳米片可指纳米尺寸或甚至微米尺寸的任何材料部分，其可具有伸长形状而不论此部分的剖面形状为何。因此此用语可指圆形或实质上圆形剖面的伸长材料部分，或含有圆柱体或实质上举行剖面的束状或棒状材料部分。半导体装置结构100的栅极层可围绕纳米片通道。纳米片晶体管可视作纳米线晶体管、全绕式栅极晶体管、多桥通道晶体管或具有栅极层围绕通道的任何晶体管。在一些实施例中，装置层200可包含平面场效晶体管、鳍状场效晶体管、互补式场效晶体管、叉状场效晶体管或其他合适装置。
63.半导体装置结构100可进一步包含内连线结构300位于装置层200与基板102上，如图2所示。内连线结构300包括多种导电结构，比如多个导电结构304与多个导电结构306，以及金属间介电层302以分开并隔离多种导电结构304及306。在一些实施例中，多个导电结构304为导电线路，而多个导电结构306为导电通孔。内连线结构300包括多层的导电结构304，且配置于每一层中的导电结构304可提供电性路径至下方的装置层200中的多种装置。导电结构306提供自装置层200至导电结构304以及导电结构304之间的垂直电性线路。举例来说，内连线结构300的最底部的导电结构306可电性连接至导电接点126(图1b)与栅极层136(图1b)。导电结构304与导电结构306的组成可为一或多种导电材料，比如金属、金属合金、金属氮化物或硅化物。举例来说，导电结构304与导电结构306的组成可为铜、铝、铜铝合金、钛、氮化钛、钽、氮化钽、氮化钛硅、锆、金、钴、镍、钨、氮化钨、氮化钨硅、铂、铬、钼、铪、其他合适的导电材料或上述的组合。
64.金属间介电层302可包含一或多种介电材料，以提供隔离功能至多种导电结构304及306。金属间介电层302可包含多个介电层以埋至多层的导电结构304及306。金属间介电层302的组成可为介电材料如氧化硅(sio
x
)、碳氢氧化硅(sio
xcyhz
)或碳氧化硅(sio
xcy
)，其中x、y及z为整数或非整数。
65.在一些实施例中，金属间介电层302包括的介电材料其介电常数为约1至约5。金属间介电层302的材料具有低导热性，其低于约1.5瓦/m*k，比如约1.2w/m*k至约1.5w/m*k。
66.如图3a所示，结构400形成于结构401上。结构401可为图2所示的半导体装置结构100。举例来说，结构400形成于内连线结构300(图2)上。在一些实施例中，结构401可为图1b所示的半导体装置结构100，而结构400形成于装置层200上(图1b)。在一些实施例中，基板102(图1b及图2)可为晶片，比如200mm、300mm、450mm或其他合适尺寸的晶片。在这些实施例中，结构401包括装置(如装置层200中的装置(图1b))形成于晶片上。因此图3a所示的结构350可为晶片，其具有材料形成其上。在一些实施例中，结构401可为裸片，其具有装置(如装置层200中的装置(图1b))形成于基板102上。裸片可由晶片切割而成。因此图3a所示的结构350可为裸片，其具有材料形成其上。
67.如图3a所示，结构400的形成方法可为先形成介电层402于结构401上，接着形成开口404(只图示一个)于介电层402中。一或多个蚀刻停止层(未图示)可形成于介电层402与结构401之间。开口404可露出结构401的部分。在一些实施例中，开口404可露出内连线结构300中的最顶部的导电结构304(图2)。在一些实施例中，开口404可露出导电接点126(图1b)
与栅极层136(图1b)。介电层402包含的材料可与金属间介电层302相同，且其形成方法可为化学气相沉积、原子层沉积、旋转涂布或其他合适工艺。在一些实施例中，在沉积介电层402之后可进行退火或紫外线固化工艺。开口404的形成方法可为任何合适工艺，比如干蚀刻、湿蚀刻或上述的组合。
68.如图3b所示，形成阻挡层406与导电结构408于每一开口404中。阻挡层406可包含钴、钨、钌、钼、钛、氮化钛、钛硅化物、钴硅化物、镍硅化物、铜、氮化钽、镍或钛镍硅化物，且其形成方法可为任何合适工艺如物理气相沉积、原子层沉积或等离子体辅助化学气相沉积。在一些实施例中，阻挡层406可为顺应性工艺如原子层沉积所形成的顺应性层。此处所述的用语“顺应性”指的是在多种区域上具有实质上相同厚度的层状物。导电结构408可包含导电材料如金属。举例来说，导电结构408包含铜、镍、钴、钌、铱、铝、铂、钯、金、银、锇、钨、钼、上述的合金或其他合适材料。导电结构408的形成方法可为任何合适工艺，比如电化学镀、物理气相沉积、化学气相沉积或等离子体辅助化学气相沉积。可进行平坦化工艺以移除介电层402上的导电结构408与阻挡层406的部分，如图3b所示。平坦化工艺可为任何合适工艺，比如化学机械研磨工艺。
69.如图3c所示，形成导热层410于介电层402上。在一些实施例中，可使介电层402凹陷，且导热层410的表面412可与导电结构408的表面414实质上共平面。举例来说，使介电层402凹陷的方法可为选择性蚀刻工艺，其移除介电层402的一部分，而不移除阻挡层406或导电结构408。接着形成导热层410于凹陷的介电层402上，其形成方法可为合适工艺如原子层沉积、化学气相沉积或旋转涂布。导热层410可先形成于介电层402、阻挡层406、与导电结构408上，接着进行平坦化工艺以露出阻挡层406与导电结构408。平坦化工艺可为任何合适工艺如化学机械研磨工艺，其可移除阻挡层406与导电结构408上的导热层410的部分。导热层410的厚度可为约1nm至约5000nm。
70.导热层410可包含导热性高于介电层402的材料。在一些实施例中，导热层410包括的材料其导热性大于约1.5w/m*k，比如约2w/m*k至2500w/m*k。导热层410可包含材料如碳化硅、氮化硅、碳氮化硅、氮化铝、氧化铝、氮化硼、钻石、类钻碳、石墨烯氧化物、石墨或其他合适材料。在一些实施例中，导热层410包括氮化硼、类钻碳、石墨烯氧化物或石墨。导热层410的材料可为单晶或多晶。
71.图3c所示的结构350可为具有材料形成其上的晶片或集成电路裸片，如上所述。在一些实施例中，为了形成三维集成电路，图3c所示的结构350可接合至另一结构。如图3d所示，结构350接合至结构350’。结构350’可为具有装置形成其上的晶片或集成电路裸片，端视结构350的特性而定。在一些实施例中，晶片接合工艺包括将具有材料形成其上的第一晶片接合至具有材料形成其上的第二晶片，且第一晶片与第二晶片可分别为结构350及350’。在一些实施例中，两个结构350及350’的接合方法可为混合接合，其温度可为约20℃至约400℃。接合两个结构350及350’的结果为形成多个三维集成电路，且每一三维集成电路其结构350中的第一装置电性耦接至结构350’中的第二装置。之后可在接合的结构350及350’上进行晶片切割工艺，以形成多个分开的三维集成电路。
72.在一些实施例中，裸片堆叠工艺包括接合第一裸片至第二裸片，而第一裸片与第二裸片可分别为结构350及350’。接合裸片的方法可与接合晶片的方法相同，如上所述。如此一来，可形成三维集成电路裸片。
73.如图3d所示，结构350’接合至结构350。结构350’可包含结构400’位于结构401’上。结构400’包含的材料可与结构400相同。举例来说，结构400'可包含介电层402'、阻挡层406’、导电结构408’、与导热层410’。介电层402’包含的材料可与介电层402相同，阻挡层406’包含的材料可与阻挡层406相同，导电结构408’包含的材料可与导电结构408相同，而导热层410’包含的材料可与导热层410相同。阻挡层406’、导电结构408’、与导热层410’的配置，可与阻挡层406、导电结构408、与导热层410的配置相同。在一些实施例中，结构400’与结构400相同。
74.在一些实施例中，结构401’与结构401相同。在一些实施例中，结构401’与结构401不同。举例来说，结构401’可包含基板102(图1b)、装置层200(图1b)、与视情况形成的内连线结构300(图2)。结构401’中的装置层200可与结构401中的装置层200不同。结构401’中的内连线结构300可与结构401中的内连线结构300不同。与结构401中的装置层200相较，结构401’中的装置层200的差别可为装置种类、装置数目或装置配置。
75.如图3d所示，可上下翻转结构350’并接合至结构350，且结构400接合至结构400’。举例来说，导热层410接合至导热层410’，而导电结构408接合至导电结构408’。暴露结构350’及350至约20℃到约400℃的温度以进行接合。由于导热层410及410’的导热性大于介电层402及402’的导热性，可改善晶片堆叠或裸片堆叠所用的热管理能力。此外，可接合的导热层410及410’可改善散热性并达到更有效率的接合工艺。因此若导热层410的厚度小于约1nm，则导热层410的导热性不足以改善晶片堆叠或裸片堆叠所用的热管理能力，及/或改善散热性。另一方面，若导热层410的厚度大于约5000nm，则增加制造成本而无明显好处。
76.接合结构400及400’可形成界面结构420，如图3d所示。在一些实施例中，界面结构420包括结构400及400’，其相对于结构400及400’之间的界面可实质上对称。举例来说，导电结构408可包含斜向侧壁409，对应的导电结构408’位于导电结构408上且可包含对应的斜向侧壁409’于斜向侧壁409上，而斜向侧壁409与斜向侧壁409’的倾斜方向可相反。由于结构400及400’实质上对称，导电结构408对准对应的导电结构408’。在一些实施例中，结构400’与结构400相对于结构400及400’之间的界面成镜像。
77.如图3e所示的一些实施例，结构400及400’实质上不对称，且导电结构408可稍微对不准但仍接触对应的导电结构408’。举例来说，阻挡层406可接触导电结构408’与导热层410’，而阻挡层406’可接触导电结构408与导热层410。在一些实施例中，导热层410’可位于阻挡层406与导电结构408的一部分上。导电结构408’可位于阻挡层406与导热层410的一部分上。
78.图4a至图4d显示形成结构400与结构400’的其他方法。如图4a所示，导电结构408形成于结构401上。导电结构408的形成方法可为先形成导电层于结构401上，接着图案化导电层以形成导电结构408。图案化导电层以形成开口403。
79.如图4b所示，阻挡层406与介电层402形成于开口403中。在一些实施例中，可先形成介电层402于开口403之中与导电结构408之上，接着可进行平坦化工艺以露出导电结构408。如此一来，介电层402的表面可与导电结构408的表面共平面，如图4b所示。如图4c所示，可使介电层402凹陷，并形成导热层410于介电层402上。导热层410的表面412可与导电结构408的表面414实质上共平面。在一些实施例中，介电层402形成于图4c所示的高度，且可省略平坦化与凹陷工艺。如图4c所示，结构400形成于结构401上。
80.如图4d所示，结构350’包含的结构400’可与结构400相同，且结构350’包含的结构401’可或可不与结构401相同，如图3d所示。可上下翻转结构350’并接合至结构350，且结构400接合至结构400’。举例来说，导热层410接合至导热层410’，且导电结构408接合至导电结构408’。暴露结构350’及350至约20℃到400℃的温度以进行接合。由于导热层410及410’的导热性高于介电层402及402’的导热性，可改善晶片堆叠或裸片堆叠所用的热管理能力。此外，接合的导热层410及410’可改善散热性并达到更有效率的接合工艺。
81.接合的结构400及400’形成界面结构420，如图4d所示。在一些实施例中，界面结构420包括的结构400及400’相对于结构400及400’之间的界面可实质上对称。由于结构400及400’实质上对称，导电结构408对准对应的导电结构408’。在一些实施例中，结构400及400’实质上不对称，且导电结构408可稍微对不准但仍接触对应的导电结构408’。
82.图5a至图5e显示形成结构500与结构500’的方法。举例来说，结构500及500’的形成方法可为双镶嵌工艺。如图5a所示，含有结构500的结构550的形成方法，可为先形成第一介电层502，并形成第二介电层506于第一介电层502上。第一介电层502与第二介电层506可隔有蚀刻停止层504。一或多个蚀刻停止层(未图示)可形成于第一介电层502与结构401之间。第一介电层502与第二介电层506包含的材料可与介电层402相同，且其形成方法可与介电层402的形成方法相同。蚀刻停止层504可包括含氧材料或含氮材料，比如氮化硅、碳氮化硅、氮氧化硅、氮化炭、氧化硅、碳氧化硅、类似物或上述的组合。蚀刻停止层504的形成方法可为化学气相沉积、等离子体辅助化学气相沉积、原子层沉积或任何合适的沉积技术。在一些实施例中，蚀刻停止层504可为原子层沉积工艺所形成的顺应性层。蚀刻停止层504的蚀刻选择性可不同于第一介电层502及第二介电层506的蚀刻选择性。可形成开口508于第二介电层506中，以露出蚀刻停止层504的部分。在一些实施例中，开口508为沟槽。
83.如图5b所示，移除蚀刻停止层504的露出部分的一部分与其下的第一介电层502的一部分，以露出结构401的部分。移除蚀刻停止层504与第一介电层502的部分，可形成开口510。在一些实施例中，开口510露出内连线结构300中最顶部的导电结构304(图2)。在一些实施例中，开口510可露出导电接点126(图1b)与栅极层136(图1b)。开口510的尺寸可小于开口508的尺寸。在一些实施例中，开口510可为通孔开口。
84.如图5c所示，阻挡层512与导电结构514形成于每一开口508及510中。阻挡层512包含的材料可与阻挡层406相同，且导电结构514包含的材料可与导电结构408相同。阻挡层512的形成方法可与阻挡层406相同，而导电结构514的形成方法可与导电结构408相同。在一些实施例中，导电结构514包括通孔部分于第一介电层502中，以及线路部分于第二介电层506中。如图5d所示，可使第二介电层506凹陷，并形成导热层516于凹陷的第二介电层506上。导热层516包含的材料可与导热层410相同，且其形成方法可与导热层410的形成方法相同。使第二介电层506凹陷的方法，可与图3c所示的使介电层402凹陷的方法相同。在一些实施例中，导热层516的表面518可与导电结构514的表面519实质上共平面。
85.如图5e所示，结构550’接合至结构550。结构550’可包含结构500’位于结构401’上。结构500’包含的材料可与结构500相同。举例来说，结构500'可包含第一介电层502'、蚀刻停止层504'、第二介电层506'、阻挡层512’、导电结构514’、与导热层516’。第一介电层502'与第二介电层506'包含的材料，可分别与第一介电层502与第二介电层506相同。蚀刻停止层504’包含的材料可与蚀刻停止层504相同，阻挡层512’包含的材料可与阻挡层512相
同，导电结构514’包含的材料可与导电结构514相同，而导热层516’包含的材料可与导热层516相同。阻挡层512’、导电结构514’、与导热层516’的配置，可与阻挡层512、导电结构514、与导热层516的配置相同。在一些实施例中，结构500’与结构500相同。结构401’可或可不与结构401相同，如图3d所示。
86.如图5e所示，可上下翻转结构550’并接合至结构550，并接合结构500至结构500’。举例来说，导热层516接合至导热层516’，而导电结构514接合至导电结构514’。暴露结构550’及550至约20℃到约400℃的温度以进行接合。由于导热层516及516’的导热性大于第一介电层502及502’与第二介电层506及506’的导热性，可改善晶片堆叠或裸片堆叠的热管理能力。此外，可接合的导热层516及516’可改善散热性并达到更有效率的接合工艺。
87.接合的结构500及500’形成界面结构520，如图5e所示。在一些实施例中，界面结构520包括结构500及500’，其相对于结构500及500’之间的界面可实质上对称。由于结构500及500’实质上对称，导电结构514可对准对应的导电结构514’。在一些实施例中，结构500及500’实质上不对称，且导电结构514可稍微对不准但仍接触对应的导电结构514’。
88.图6a至图6e显示形成结构400与结构400’的其他方法。如图6a及图6b所示(与图3a及图3b类似)，形成介电层402于结构401上，并形成阻挡层406与导电结构408于介电层402中的开口404中。如图6c所示，盖层602选择性地形成于每一导电结构408上。盖层602可包含一或多层的二维材料，比如石墨烯。举例来说，石墨烯可只成长于导电结构408的导电表面上，而不成长于介电层402的介电表面上。盖层602可形成于阻挡层406上。在一些实施例中，二维材料层的数目可为约3至17000，而盖层602的厚度为约1nm至约5000nm。举例来说，盖层602包括3至17000层的石墨烯，且厚度为约1nm至约5000nm。导热层410可选择性地形成于介电层402的介电表面上，而不形成于盖层602上。举例来说，盖层602包含一或多层的石墨烯，其可避免导热层410形成其上。在一些实施例中，可形成少量(如可忽略的量)的导热层410于盖层602上。在一些实施例中，盖层602的厚度可与导热层410相同。在一些实施例中，导热层410的表面412可与盖层602的表面604实质上共平面。
89.如图6d所示，结构350’接合至结构350。结构350’可包含结构400’位于结构401’上。结构400’包含的材料可与结构400相同。盖层602’包含的材料与数目可与二维材料层如盖层602相同。在一些实施例中，结构400’与结构400相同。可上下翻转结构350’并接合至结构350，并接合结构400至结构400’。举例来说，导热层410接合至导热层410’，而盖层602接合至盖层602’。除了具有导热层410及410’的好处之外，盖层602及602’可作为电迁移阻挡层且可降低电阻。因此若盖层602的厚度小于约1nm，则盖层602不足以降低电阻及/或作为电迁移阻挡层。另一方面，若盖层602的厚度大于约5000nm，则增加制造成本而无明显好处。
90.接合的结构400及400’形成界面结构420，如图6d所示。在一些实施例中，界面结构420包括结构400及400’，其相对于结构400及400’之间的界面可实质上对称。由于结构400及400’实质上对称，盖层602对准对应的盖层602’。
91.如图6e所示的一些实施例，结构400及400’实质上不对称，且盖层602可稍微对不准但仍接触对应的盖层602’。举例来说，导热层410可接触盖层602’的一部分，而导热层410’可接触盖层602的一部分。在一些实施例中，导热层410’位于盖层602的一部分上，且盖层602’位于导热层410的一部分上。
92.图7a至图7c显示形成结构400与结构400’的其他方法。如图7a所示，结构400形成
于结构401上。结构400的形成方法可为先形成导热层702于结构401上，接着形成开口404(只图示一个)于导热层702中。一或多个蚀刻停止层(未图示)可形成于导热层702与结构401之间。开口404可露出结构401的部分。在一些实施例中，开口404可露出内连线结构300中最顶部的导电结构304(图2)。在一些实施例中，开口404可露出导电接点126(图1b)与栅极层136(图1b)。导热层702包含的材料可与导热层410(图3c)相同，且其形成方法可为化学气相沉积、原子层沉积、旋转涂布或其他合适工艺。导热层702的沉积温度可小于约425℃。在一些实施例中，可在沉积导热层之后进行退火或紫外线固化工艺。开口404的形成方法可为任何合适工艺，比如干蚀刻、湿蚀刻或上述的组合。阻挡层406与导电结构408形成于每一开口404中，如图7b所示。
93.导热层702、阻挡层406、与导电结构408的形成方法，可由图4a及4b所示的工艺流程所形成。举例来说，一些实施例先形成导电结构408，接着形成阻挡层406与导热层702。在一些实施例中，导热层702、阻挡层406、与导电结构408的形成方法可为双镶嵌工艺，如图5a至图5d所示。举例来说，图5a至图5d所示的第一介电层502与第二介电层506可置换成第一导热层与第二导热层。
94.如图7c所示，接合结构350’至结构350。结构350’可包含结构400’位于结构401’上。结构400’包含的材料可与结构400相同。举例来说，结构400’包括导热层702’，而阻挡层406’与导电结构408’形成于导热层702’中。在一些实施例中，结构400’与结构400相同。可上下翻转结构350’并接合至结构350，而结构400接合至结构400’。举例来说，导热层702接合至导热层702’，且导电结构408接合至导电结构408’。由于导热层702及702’的导热性增加，可改善晶片堆叠或裸片堆叠所用的热管理能力。此外，可接合的导热层702及702’可改善散热性并达到更有效率的接合工艺。
95.接合的结构400及400’形成界面结构420，如图7c所示。在一些实施例中，界面结构420包括结构400及400’，其相对于结构400及400’之间的界面可实质上对称。由于结构400及400’实质上对称，导电结构408对准对应的导电结构408’。在一些实施例中，结构400及400’实质上不对称，而导电结构408可稍微对不准但仍接触对应的导电结构408’。
96.图8a至图8d显示形成结构400与结构400’的其他方法。如图8a及图8b所示(与图7a及图7b类似)，形成导热层702于结构401上，且阻挡层406与导电结构408形成于导热层702中的开口404中。如图8c所示，选择性形成盖层602于每一导电结构408上。盖层602亦可形成于阻挡层406上。在一些实施例中，在一些实施例中，可在选择性形成盖层602于每一导电结构408上之前，使导电结构408与阻挡层406凹陷。
97.如图8d所示，结构350’接合至结构350。结构350’可包含结构400’位于结构401’上。结构400’包含的材料可与结构400相同。举例来说，结构400’可包含导热层702’、盖层602’、阻挡层406’、与导电结构408’。盖层602’包含的材料与数目可与二维材料层如盖层602相同。在一些实施例中，结构400’与结构400相同。可上下翻转结构350’并接合至结构350，并接合结构400至结构400’。举例来说，导热层702接合至导热层702’，而盖层602接合至盖层602’。
98.接合的结构400及400’形成界面结构420，如图8d所示。在一些实施例中，界面结构420包括结构400及400’，其相对于结构400及400’之间的界面可实质上对称。由于结构400及400’实质上对称，盖层602对准对应的盖层602’。在一些实施例中，结构400及400’实质上
不对称，且盖层602可稍微对不准但仍接触对应的盖层602’。
99.本发明多种实施例可提供三维集成电路中的导热层，与三维集成电路的制造方法。接合两个结构，可使导热层位于界面结构中。在一些实施例中，导热层形成于介电材料上，而介电材料具有导电结构形成其中。在一些实施例中，导电结构形成于导热层上。本发明实施例还提供盖层形成于导电结构上。一些实施例可达一些优点。举例来说，由于导热层的导热性增加，可改善晶片堆叠或裸片堆叠所用的热管理能力，其亦可改善散热性并达到更有效的接合工艺。此外，盖层可作为电迁移阻挡层并可降低电阻。
100.一实施例为界面结构。结构包括第一结构，包括：第一介电层；第一导电结构，位于第一介电层中；以及第一导热层，位于第一介电层上。第一导电结构具有第一侧壁。结构还包括第二结构，位于第一结构上。第二结构包括：第二导热层，位于第一导热层上；第二介电层，位于第二导热层上；以及第二导电结构，位于第二介电层中。第二导电结构具有第二侧壁位于第一侧壁上，且第一侧壁与第二侧壁朝相反方向倾斜。
101.在一些实施例中，第一导热层与第二导热层各自包含碳化硅、氮化硅、碳氮化硅、氮化铝、氧化铝、氮化硼、钻石、类钻碳、石墨烯氧化物或石墨。
102.在一些实施例中，第一介电层与第二介电层各自包含氧化硅、碳氢氧化硅或碳氧化硅。
103.在一些实施例中，第一结构还包括第一阻挡层位于第一介电层中，其中第一阻挡层接触第一导电结构。
104.在一些实施例中，第二结构还包括第二阻挡层位于第二介电层中，其中第二阻挡层接触第二导电结构。
105.在一些实施例中，第一结构还包括一或多个第一石墨烯层位于第一导电结构上，且第二结构还包括一或多个第二石墨烯层位于一或多个第一石墨烯层上，其中一或多个第二石墨烯层接触第二导电结构。
106.在一些实施例中，第一导热层包括第一表面，一或多个第一石墨烯层包括第二表面，且第一表面与第二表面实质上共平面。
107.另一实施例为界面结构。结构包括第一结构，包括：第一导热层；以及第一导电结构，位于第一导热层中。第一导热层包括碳化硅、氮化硅、碳氮化硅、氮化铝、氧化铝、氮化硼、钻石、类钻碳、石墨烯氧化物或石墨。结构还包括第二结构位于第一结构上。第一结构与第二结构相对于第一结构与第二结构之间的界面为实质上对称。第二结构包括：第二导热层，位于第一导热层上；以及第二导电结构，位于第二导热层中。
108.在一些实施例中，第二导热层包括碳化硅、氮化硅、碳氮化硅、氮化铝、氧化铝、氮化硼、钻石、类钻碳、石墨烯氧化物或石墨。
109.在一些实施例中，第一结构还包括第一阻挡层位于第一导热层中，其中第一阻挡层接触第一导电结构。
110.在一些实施例中，第二结构还包括第二阻挡层位于第二导热层中，其中第二阻挡层接触第二导电结构。
111.在一些实施例中，第一结构还包括一或多个第一二维材料层位于第一导电结构上，且第二结构还包括一或多个第二二维材料层位于一或多个第一二维材料层上，其中一或多个第二二维材料层接触第二导电结构。
112.在一些实施例中，第一导热层包括第一表面，一或多个第一二维材料层包括第二表面，且第一表面与第二表面实质上共平面。
113.又一实施例为三维集成电路。三维集成电路包括第一装置层；以及第一结构，位于第一装置层上。第一结构包括：第一介电层；第一导电结构，位于第一介电层中；以及第一导热层，位于第一介电层上。第一导热层的导热性大于第一介电层的导热性。三维集成电路还包括第二结构位于第一结构上。第二结构包括：第二导热层，位于第一导热层的一部分与第一导电结构的一部分上；第二介电层，位于第二导热层上；以及第二导电结构，位于第二介电层中。第二导电结构位于第一导电结构的一部分与第一导热层的一部分上。三维集成电路还包括第二装置层位于第二结构上。
114.在一些实施例中，三维集成电路还包括：第一内连线结构，位于第一装置层与第一结构之间；以及第二内连线结构，位于第二装置层与第二结构之间。
115.在一些实施例中，第一装置层包括一或多个第一装置，且第二装置层包括一或多个第二装置。
116.在一些实施例中，一或多个第一装置与第二装置各自包含一或多个晶体管。
117.在一些实施例中，一或多个晶体管维纳米片晶体管。
118.在一些实施例中，第一内连线结构与第二内连线结构各自包括多个导电结构位于介电材料中。
119.在一些实施例中，第一结构还包括一或多个第一石墨烯层位于第一导电结构上，且第二结构还包括一或多个第二石墨烯层位于一或多个第一石墨烯层的一部分上，其中一或多个第二石墨烯层接触第二导电结构。
120.上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换或更动。