阵列基板及显示面板的制作方法

1.本发明涉及显示技术领域，尤其涉及一种阵列基板及显示面板。


背景技术：

2.对于tft(thin film transistor，薄膜晶体管)阵列基板，薄膜晶体管中的第二金属层通常包括沿靠近衬底基板方向依次层叠设置的第一阻挡层、导电层和第二阻挡层，由于第一阻挡层和导电层的还原电位非常接近，导致第一阻挡层与导电层的侧向刻蚀几乎是同时进行的，从而导致第二金属层的taper角(锥角)较大，几乎成90
°
，并且伴有长tip(尖端)，造成覆盖在第二金属层上的钝化层在爬坡处过薄而出现内陷，从而导致设置于钝化层上的像素电极层搭接断裂。


技术实现要素：

3.本发明实施例提供一种阵列基板及显示面板，以解决现有的阵列基板及显示面板的第二金属层taper角过大，并且伴有长tip，造成第一钝化层在爬坡处过薄而出现内陷，从而导致像素电极层搭接断裂的技术问题。
4.为解决上述问题，本发明提供的技术方案如下：
5.本发明提供一种阵列基板，包括：
6.衬底基板；以及
7.薄膜晶体管阵列层，设置于所述衬底基板一侧，所述薄膜晶体管阵列层包括第一金属层、栅极绝缘层、半导体层和第二金属层；
8.其中，所述第二金属层包括沿靠近所述衬底基板方向依次层叠设置的第一阻挡层、导电层和第二阻挡层，所述第一阻挡层的还原电位小于所述导电层的还原电位。
9.根据本发明提供的阵列基板，所述第一阻挡层的还原电位与所述导电层的还原电位之间的差值绝对值的范围为0.15～0.59。
10.根据本发明提供的阵列基板，所述第一阻挡层的还原电位与所述导电层的还原电位之间的差值绝对值大于所述第二阻挡层的还原电位与所述导电层的还原电位之间的差值绝对值。
11.根据本发明提供的阵列基板，所述第一阻挡层包括第一主体材料和第一辅助材料，所述第一辅助材料的还原电位小于所述第一主体材料的还原电位。
12.根据本发明提供的阵列基板，所述第一辅助材料的还原电位与所述第一主体材料的还原电位之间的差值绝对值大于所述第一主体材料的还原电位与所述导电层的还原电位之间的差值绝对值；所述第一主体材料的还原电位为正，所述第一辅助材料的还原电位为负。
13.根据本发明提供的阵列基板，所述导电层的材料为铜，所述第一主体材料为钼钛合金，所述第一辅助材料为镍、镁、铝和锌中的任意一种。
14.根据本发明提供的阵列基板，在所述第一阻挡层中，所述钼的质量比大于50％，所
述第一辅助材料的质量比范围为大于0且小于或等于49％。
15.根据本发明提供的阵列基板，所述导电层包括第二主体材料和第二辅助材料，所述第二辅助材料的还原电位大于所述第二主体材料的还原电位。
16.根据本发明提供的阵列基板，所述第二辅助材料的还原电位与所述第二主体材料的还原电位之间的差值绝对值大于所述第一阻挡层的还原电位与所述第二主体材料的还原电位之间的差值绝对值；所述第二主体材料的还原电位为正，所述第二辅助材料的还原电位为正。
17.根据本发明提供的阵列基板，所述第一阻挡层的材料为钼钛合金，所述第二主体材料为铜，所述第二辅助材料为银、金、铂和汞中的任意一种。
18.根据本发明提供的阵列基板，所述第二阻挡层的材料为钼钛合金。
19.根据本发明提供的阵列基板，所述导电层包括第二主体材料和第二辅助材料，所述第二辅助材料的还原电位大于所述第二主体材料的还原电位；且，所述第二辅助材料的还原电位与所述第二主体材料的还原电位之间的差值绝对值大于所述第一主体材料的还原电位与所述第二主体材料的还原电位之间的差值绝对值。
20.根据本发明提供的阵列基板，所述第一金属层、所述栅极绝缘层、所述半导体层和所述第二金属层沿远离所述衬底基板方向依次层叠设置；或者，所述半导体层、所述栅极绝缘层、所述第一金属层和所述第二金属层沿远离所述衬底基板方向依次层叠设置。
21.根据本发明提供的阵列基板，所述阵列基板还包括：
22.第一钝化层，覆盖所述第二金属层；以及
23.像素电极层，设置于所述第一钝化层远离所述衬底基板的一侧，所述像素电极层通过贯穿所述第一钝化层的第一过孔与所述第二金属层电连接。
24.根据本发明提供的阵列基板，所述阵列基板还包括：
25.有机平坦层，设置于所述第一钝化层远离所述衬底基板的一侧；以及
26.第二钝化层，设置于所述有机平坦层远离所述衬底基板的一侧；
27.其中，所述像素电极层位于所述第二钝化层远离所述衬底基板的一侧，所述第一过孔贯穿所述第二钝化层、所述有机平坦层和所述第一钝化层。
28.本发明提供一种显示面板，包括对置基板、液晶层和上述阵列基板，所述对置基板与所述阵列基板相对间隔设置，所述液晶层设置于所述对置基板与所述阵列基板之间。
29.本发明的有益效果为：本发明提供的阵列基板及显示面板，第二金属层包括层叠设置的第二阻挡层、导电层和第一阻挡层，通过将第一阻挡层的还原电位设置为小于导电层的还原电位，使得第一阻挡层相较于导电层在电偶腐蚀中更易被刻蚀，有利于降低第二金属层的taper角，同步改善了长tip，有效提高了第一钝化层的覆盖性，减少了第一钝化层在爬坡处过薄而出现内陷而导致的像素电极层搭接断裂的情况发生；此外，增强了薄膜晶体管器件的电性及信赖性，降低了静电释放炸伤风险。
附图说明
30.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附
图。
31.图1是现有技术中的阵列基板的截面结构示意图；
32.图2是本发明实施例提供的一种阵列基板的截面结构示意图；
33.图3a是本发明实施例提供的阵列基板中的第一种薄膜晶体管阵列层的截面结构示意图；
34.图3b是本发明实施例提供的阵列基板中的第二种薄膜晶体管阵列层的截面结构示意图；
35.图4是本发明实施例提供的第二金属层的第一种截面结构示意图；
36.图5是本发明实施例提供的第二金属层的第二种截面结构示意图；
37.图6是本发明实施例提供的第二金属层的第三种截面结构示意图；
38.图7是本发明实施例提供的另一种阵列基板的截面结构示意图；
39.图8是本发明实施例提供的一种阵列基板的制备方法的流程图。
40.附图标记说明：
41.1a、尖端；1b、断裂位置；
42.10、衬底基板；20、薄膜晶体管阵列层；201、第一金属层；202、栅极绝缘层；203、半导体层；204、第二金属层；205、源漏极绝缘层；30、第一钝化层；40、像素电极层；50、有机平坦层；60、第二钝化层；
43.2041、第一阻挡层；2042、导电层；2043、第二阻挡层；
44.301、第一过孔；302、第二过孔。
具体实施方式
45.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
46.请参阅图1，图1为现有技术中的阵列基板的截面结构示意图，薄膜晶体管包括衬底基板10和薄膜晶体管阵列层20，所述薄膜晶体管阵列层20包括第一金属层201、栅极绝缘层202、半导体层(图中未示出)和第二金属层204，所述第二金属层204上远离所述衬底基板10的一侧设置有第一钝化层30，所述第一钝化层30远离所述衬底基板10的一侧设置有像素电极层40。所述第二金属层204通常由第一阻挡层2041/导电层2042/第二阻挡层2043三层金属组成。
47.需要说明的是，在电解质溶液中，当两种金属或者合金接触处于导通状态时，电位较负的金属腐蚀被加速腐蚀，电位较正的金属被保护不易被腐蚀，由于所述第一阻挡层2041和所述导电层2042之间的还原电位非常接近，所述第一阻挡层2041和所述导电层2042的侧向刻蚀几乎是同时进行的，导致所述第二金属层204的taper角(锥角)较大，几乎成90
°
，并且伴有长tip(尖端)1a，造成所述第一钝化层30在爬坡处过薄而出现内陷，从而导致
所述像素电极层40搭接断裂，如图1中的断裂位置1b。
48.有鉴于此，本发明实施例提供一种阵列基板，请参阅图2和图3a～图3b，图2是本发明实施例提供的一种阵列基板的截面结构示意图，图3a是本发明实施例提供的阵列基板中的薄膜晶体管阵列层的截面结构示意图，图3b是本发明实施例提供的阵列基板中的第二种薄膜晶体管阵列层的截面结构示意图。
49.所述阵列基板包括衬底基板10和薄膜晶体管阵列层20，所述薄膜晶体管阵列层20设置于所述衬底基板10一侧，所述薄膜晶体管阵列层20包括多个薄膜晶体管，所述薄膜晶体管阵列层20包括第一金属层201、栅极绝缘层202、半导体层203和第二金属层204。如图3a所示，所述薄膜晶体管可以为底栅型薄膜晶体管，具体的，所述第一金属层201、所述栅极绝缘层202、所述半导体层203和所述第二金属层204沿远离所述衬底基板10方向依次层叠设置。如图3b所示，所述薄膜晶体管也可以为顶栅型薄膜晶体管，具体的，所述半导体层203、所述栅极绝缘层202、所述第一金属层201和第二金属层204沿远离所述衬底基板10方向依次层叠设置，所述薄膜晶体管阵列层20还包括源漏极绝缘层205，所述源漏极绝缘层205覆盖所述第一金属层201和所述栅极绝缘层202，所述源漏极绝缘层205包括源极和漏极，所述源极通过贯穿所述源漏极绝缘层205的过孔与所述半导体层203电连接，所述漏极通过贯穿所述源漏极绝缘层205的另一过孔与所述半导体层203电连接。
50.进一步的，所述阵列基板还包括第一钝化层30和像素电极层40，所述第一钝化层30覆盖所述第二金属层204。所述像素电极层40设置于所述第一钝化层30远离所述衬底基板10的一侧，所述像素电极层40通过贯穿所述第一钝化层30的第一过孔301与所述第二金属层204电连接。
51.所述第二金属层204采用三层金属结构，具体的，所述第二金属层204包括层叠设置的第二阻挡层2043、导电层2042和第一阻挡层2041，可以理解的是，本发明实施例通过将所述第一阻挡层2041的还原电位设置为小于所述导电层2042的还原电位，由于当两种金属或者合金接触处于导通状态时会产生贾尼凡腐蚀，即，电位较负的金属被加速腐蚀，电位较正的金属被保护而不易被腐蚀，使得所述第一阻挡层2041相较于所述导电层2042在电偶腐蚀中更易被刻蚀，所述第一阻挡层2041被优先消耗。相较于现有技术，本发明实施例中的所述第二金属层204的taper角明显降低，且长tip得到改善。在后续制备所述第一钝化层30时，所述第一钝化层30覆盖较佳，避免了所述第一钝化层30在爬坡处过薄而出现内陷而导致的所述像素电极层40搭接断裂的情况发生。与此同时，所述第一钝化层30覆盖性较好能够有效阻隔外界空气中的水汽及离子进入所述薄膜晶体管阵列层20，增强了薄膜晶体管器件的电性及信赖性，降低了静电释放炸伤风险。
52.具体的，为了保证所述第一阻挡层2041相较于所述导电层2042被刻蚀的更快，在本发明实施例中，所述第一阻挡层2041的还原电位与所述导电层2042的还原电位之间的差值绝对值的范围为0.15～0.59。
53.进一步的，所述第一阻挡层2041的还原电位与所述导电层2042的还原电位之间的差值绝对值大于所述第二阻挡层2043的还原电位与导电层2042的还原电位之间的差值绝对值，使得所述第一阻挡层2041的还原电位远远小于所述导电层2042的还原电位，有利于进一步降低所述第二金属层204的taper角降低，使得长tip得到进一步改善。
54.在本发明实施例中，所述第二金属层204的taper角小于60度，相较于现有技术中
的所述第二金属层204的taper角大于80度，能够实现taper角大幅度降低，使其满足要求。
55.具体的，所述衬底基板10由硬质基板或具有柔性的任意合适的绝缘材料制成，可以是透明的、半透明的或不透明的；可选的，所述衬底基板10可以为玻璃基板。所述第一金属层201设置于所述衬底基板10一侧，所述第一金属层201包括栅极，所述栅极可包括金(au)、银(ag)、铜(cu)、镍(ni)、铂(pt)、钯(pd)、铝(al)、钼(mo)或铬(cr)的单层或多层，或者诸如铝(al):钕(nd)合金、钼(mo):钨(w)合金的合金。所述栅极绝缘层202覆于所述第一金属层201和所述衬底基板10上，所述栅极绝缘层202可以由氧化硅或氮化硅等的绝缘无机层形成，也可以由绝缘有机层形成。所述半导体层203设置于所述栅极绝缘层202远离所述衬底基板10的一侧，所述半导体层203的材料包括铟镓锌氧化物(indium gallium zinc oxide，igzo)。所述第二金属层204设置于所述半导体层203远离所述衬底基板10的一侧，所述第二金属层204包括源极和漏极，所述像素电极层40通过所述第一过孔301与所述漏极电连接；所述第一钝化层30可以由氧化硅或氮化硅等无机层形成，也可由有机层形成。
56.可选的，在本发明实施例中，电偶腐蚀过程中采用的电解质溶液可以为铜酸溶液，当然的，也可选用其它类型的电解质溶液，本发明对此不作任何限定。
57.需要说明的是，现有技术中的所述第一阻挡层2041的还原电位与所述导电层2042的还原电位接近，所述第一阻挡层2041与所述第二阻挡层2043的材料相同，即，所述第一阻挡层2041的还原电位与所述第二阻挡的还原电位相同，也就是说，所述第一阻挡层2041和所述第二阻挡层2043的还原电位均与所述导电层2042的还原电位接近。
58.为了解决本发明存在的技术问题，本发明需要实现所述第一阻挡层2041的还原电位小于所述导电层2042的还原电位，且需尽量增大所述第一阻挡层2041的还原电位与所述导电层2042的还原电位之间的差值绝对值。
59.有鉴于此，本发明提出多种类型的实施例来达到上述目的，具体将一一阐述如下：
60.请参阅图4，图4是本发明实施例提供的第二金属层的第一种截面结构示意图。在一种实施例中，本实施例通过降低所述第一阻挡层2041的还原电位，而所述导电层2042的还原电位保持不变的方式来达到上述目的，具体的，所述第一阻挡层2041包括第一主体材料和第一辅助材料，所述第一辅助材料的还原电位小于所述第一主体材料的还原电位。
61.需要说明的是，所述第一主体材料即为现有技术中的所述第一阻挡层2041所采用的材料，所述第一辅助材料为在所述第一主体材料内新添加的材料，所述第一辅助材料仅起到调节所述第一阻挡层2041的整体还原电位的作用，对所述第一阻挡层2041的性质和作用并无太多影响。
62.可以理解的是，本实施例通过在所述第一主体材料内添加所述第一辅助材料，由于所述第一辅助材料的还原电位小于所述第一主体材料的还原电位，使得所述第一阻挡层2041的整体还原电位降低。又由于所述第一主体材料的还原电位和所述导电层2042的还原电位接近，则调整之后的所述第一阻挡层2041的还原电位远远小于所述导电层2042的还原电位，故，所述第一阻挡层2041相较于所述导电层2042在电偶腐蚀中更易被刻蚀，有利于降低所述第二金属层204的taper角，同步改善了长tip，有效提高了所述第一钝化层30的覆盖性，减少了所述第一钝化层30在爬坡处过薄而出现内陷而导致的所述像素电极层40搭接断裂的情况发生；此外，增强了薄膜晶体管器件的电性及信赖性，降低了静电释放炸伤风险。
63.进一步的，所述第一辅助材料的还原电位与所述第一主体材料的还原电位之间的
差值绝对值大于所述第一主体材料的还原电位与所述导电层2042的还原电位之间的差值绝对值。在本实施例中，所述第一主体材料的还原电位为正，所述第一辅助材料的还原电位为负，在所述第一主体材料内添加还原电位为负的所述第一辅助材料，能够大幅度降低所述第一阻挡层2041的还原电位。
64.具体的，所述导电层2042的材料为铜，所述第一主体材料为钼钛合金，所述第一辅助材料为镍、镁、铝和锌中的任意一种；可选的，所述第一辅助材料为镍。一般的，钼钛合金的还原电位为0.29e0/v，铜的还原电位为0.34e0/v，镍的还原电位为-0.25e0/v，由此可见，在添加金属元素镍之后，所述第一阻挡层2041的还原电位得到大幅度降低。
65.进一步的，在所述第一阻挡层2041中，所述钼的质量比大于50％，所述第一辅助材料的质量比范围为大于0且小于或等于49％；可选的，在本实施例中，钼、钛、镍的质量比为61％：13％：26％。
66.具体的，所述第二阻挡层2043的材料与所述第一主体材料相同，在本发明实施例中，所述第二阻挡层2043的材料为钼钛合金，所述钼钛合金中的钼与钛的质量比为50％～50％。
67.请参阅图5，图5是本发明实施例提供的第二金属层的第二种截面结构示意图。在另一种实施例中，与上一实施例的不同之处在于，本实施例通过增大所述导电层2042的还原电位，而所述第一阻挡层2041的还原电位保持不变的方式来达到上述目的，具体的，所述导电层2042包括第二主体材料和第二辅助材料，所述第二辅助材料的还原电位大于所述第二主体材料的还原电位。
68.同样的，所述第二主体材料即为现有技术中的所述导电层2042所采用的材料，所述第二辅助材料为在所述第二主体材料内新添加的材料，所述第二辅助材料仅起到调节所述导电层2042的整体还原电位的作用，对所述导电层2042的性质和作用并无太多影响。
69.同理的，本实施例通过在所述第二主体材料内添加所述第一辅助材料，由于所述第二辅助材料的还原电位大于所述第二主体材料的还原电位，使得所述导电层2042的整体还原电位增大。又由于所述第二主体材料的还原电位和所述第一阻挡层2041的还原电位接近，则调整之后的所述第一阻挡层2041的还原电位远远小于所述导电层2042的还原电位，故，所述第一阻挡层2041相较于所述导电层2042在电偶腐蚀中更易被刻蚀，有利于降低所述第二金属层204的taper角，同步改善了长tip，有效提高了所述第一钝化层30的覆盖性，减少了所述第一钝化层30在爬坡处过薄而出现内陷而导致的所述像素电极层40搭接断裂的情况发生；此外，增强了薄膜晶体管器件的电性及信赖性，降低了静电释放炸伤风险。
70.进一步的，所述第二辅助材料的还原电位与所述第二主体材料的还原电位之间的差值绝对值大于所述第一阻挡层2041的还原电位与所述第二主体材料的还原电位之间的差值绝对值。在本实施例中，所述第二主体材料的还原电位为正，所述第一辅助材料的还原电位为正，所述第一辅助材料的还原电位远远大于所述第二主体材料的还原电位。
71.具体的，所述第一阻挡层2041的材料为钼钛合金，所述第二主体材料为铜，所述第二辅助材料为银、金、铂和汞中的任意一种；可选的，所述第二辅助材料为银。一般的，钼钛合金的还原电位为0.29e0/v，铜的还原电位为0.34e0/v，银的还原电位为1.987e0/v，由此可见，在添加金属元素银之后，所述导电层2042的还原电位得到大幅度提升。
72.请参阅图6，图6是本发明实施例提供的第二金属层的第三种截面结构示意图。在
又一种实施例中，与上述两实施例的不同之处在于，本实施例结合上述两种实施方式，通过降低所述第一阻挡层2041的还原电位，同时增大所述导电层2042的还原电位的方式来达到上述目的，具体的，所述第一阻挡层2041包括第一主体材料和第一辅助材料，所述第一辅助材料的还原电位小于所述第一主体材料的还原电位，且，所述第一辅助材料的还原电位与所述第一主体材料的还原电位之间的差值绝对值大于所述第一主体材料的还原电位与所述导电层2042的还原电位之间的差值绝对值；所述导电层2042包括第二主体材料和第二辅助材料，所述第二辅助材料的还原电位大于所述第二主体材料的还原电位，且，所述第二辅助材料的还原电位与所述第二主体材料的还原电位之间的差值绝对值大于所述第一主体材料的还原电位与所述第二主体材料的还原电位之间的差值绝对值。
73.同理的，在所述第一主体材料中添加所述第一辅助材料，同时在所述第二主体材料中添加所述第二辅助材料，由于所述第一辅助材料的还原电位小于所述第一主体材料的还原电位，所述第二辅助材料的还原电位大于所述第二主体材料的还原电位，使得所述第一阻挡层2041的还原电位降低，所述导电层2042的还原电位增大；又由于所述第一主体材料和所述第二主体材料的还原电位接近，因此，所述第一阻挡层2041还原电位与所述导电层2042的还原电位之间的差值可以进一步增大，从而进一步使得所述第一阻挡层2041相较于所述导电层2042在电偶腐蚀中更易被刻蚀，所述第二金属层204的taper角得到进一步降低，减少了所述第一钝化层30在爬坡处过薄而出现内陷而导致的所述像素电极层40搭接断裂的情况发生；此外，增强了所述薄膜晶体管器件的电性及信赖性，降低了静电释放炸伤风险。
74.具体的，所述导电层2042的材料为铜，所述第一主体材料为钼钛合金，所述第一辅助材料为镍、镁、铝和锌中的任意一种；可选的，所述第一辅助材料为镍；所述第一主体材料为钼钛合金，所述第二主体材料为铜，所述第二辅助材料为银、金、铂和汞中的任意一种；可选的，所述第二辅助材料为银。
75.请参阅图7，图7是本发明实施例提供的另一种阵列基板的截面结构示意图。本发明实施例中的所述第一钝化层30还可采用外挂式结构，即，所述第一钝化层30设置有第二过孔302，所述第二过孔302靠近所述第二金属层204设置且与所述第二金属层204之间存在一定距离。由于现有技术中的所述第二金属层204的taper角过大，导致形成的所述第二过孔302的坡度较为陡峭，因此，所述像素电极层40在所述第二过孔302处易发生爬坡断线；而本发明实施例中的所述第二金属层204的taper角较小，使得形成的所述第二过孔302的坡度较为平坦，从而能够降低所述像素电极层40在所述第二过孔302处发生爬坡断线的情况发生的风险。
76.进一步的，所述阵列基板还包括有机平坦层50和第二钝化层60，所述有机平坦层50设置于所述第一钝化层30远离所述衬底基板10的一侧；所述第二钝化层60设置于所述有机平坦层50远离所述衬底基板10的一侧；所述像素电极层40位于所述第二钝化层60远离所述衬底基板10的一侧，所述第一过孔301贯穿所述第二钝化层60、所述有机平坦层50和所述第一钝化层30。
77.具体的，所述有机平坦层50的材料可以为有机硅氧烷树脂，所述第二钝化层60的材料可以与所述第一钝化层30的材料相同。
78.本发明实施例还提供一种显示面板，所述显示面板包括对置基板、液晶层和上述
实施例中的阵列基板，所述对置基板与所述阵列基板相对间隔设置，所述液晶层设置于所述对置基板与所述阵列基板之间。
79.请参阅图8，图8是本发明实施例提供的一种阵列基板的制备方法的流程图。本发明实施例还提供一种阵列基板的制备方法，包括以下步骤：
80.步骤s10：提供一衬底基板10；
81.步骤s20：在所述衬底基板10一侧形成薄膜晶体管阵列层20，所述薄膜晶体管阵列层20包括第一金属层201、栅极绝缘层202、半导体层203和第二金属层204；
82.步骤s30：形成覆于所述第二金属层204上的第一钝化层30；
83.步骤s40：形成贯穿所述第一钝化层30的第一过孔301；以及
84.步骤s50：在所述第一钝化层30远离所述衬底基板10的一侧形成像素电极层40，所述像素电极层40通过所述第一过孔301与所述第二金属层204电连接。
85.具体的，所述薄膜晶体管阵列层20包括多个薄膜晶体管，以所述薄膜晶体管为底栅型薄膜晶体管为例进行阐述说明，所述步骤s20包括：
86.步骤s201：在所述衬底基板10上形成所述第一金属层201；
87.步骤s202：形成覆于所述第一金属层201上的栅极绝缘层202；
88.步骤s203：在所述栅极绝缘层202上形成所述半导体层203；以及
89.步骤s204：在所述半导体层203上形成所述第二金属层204。
90.进一步的，所述步骤s204包括：
91.步骤s2041：在所述半导体层203上依次涂布第二阻挡层2043材料、导电层2042材料和第一阻挡层2041材料；以及
92.步骤s2042：对所述第二阻挡层2043材料、所述导电层2042材料和所述第一阻挡层2041材料进行曝光显影刻蚀，以形成所述第二金属层204。
93.具体的，在所述步骤s2041中，在一种实施例中，所述第一阻挡层2041材料包括第一主体材料和第一辅助材料，所述导电层2042材料为铜，所述第二阻挡层2043材料为钼钛合金，所述第一主体材料为钼钛合金，所述第一辅助材料为镍、镁、铝和锌中的任意一种；可选的，所述第一辅助材料为镍。
94.在另一种实施例中，所述导电层2042材料包括第二主体材料和第二辅助材料，所述第一阻挡层2041材料和所述第二阻挡层2043材料均为钼钛合金，所述第二主体材料为铜，所述第二辅助材料为银、金、铂和汞中的任意一种；可选的，所述第二辅助材料为银。
95.在又一种实施例中，所述第一阻挡层2041材料包括第一主体材料和第一辅助材料，所述导电层2042材料包括第二主体材料和第二辅助材料，所述第一主体材料和所述第二阻挡层2043材料均为钼钛合金，所述第一辅助材料为镍、镁、铝和锌中的任意一种；可选的，所述第一辅助材料为镍；所述第二辅助材料为银、金、铂和汞中的任意一种；可选的，所述第二辅助材料为银。
96.具体的，在所述步骤s2042中，可采用湿法刻蚀方法，刻蚀液可选用铜酸溶液。
97.有益效果为：本发明实施例提供的阵列基板及显示面板，第二金属层包括层叠设置的第二阻挡层、导电层和第一阻挡层，通过将第一阻挡层的还原电位设置为小于导电层的还原电位，使得第一阻挡层相较于导电层在电偶腐蚀中更易被刻蚀，有利于降低第二金属层的taper角，同步改善了长tip，有效提高了第一钝化层的覆盖性，减少了第一钝化层在
爬坡处过薄而出现内陷而导致的像素电极层搭接断裂的情况发生；此外，增强了薄膜晶体管器件的电性及信赖性，降低了静电释放炸伤风险。
98.综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。