半导体器件的制作方法以及半导体器件与流程

1.本技术涉及半导体领域，具体而言，涉及一种半导体器件的制作方法以及半导体器件。


背景技术：

2.随着3d nand层数的不断增加，虚拟沟道孔(dummy chanel hole，虚拟沟道孔)以及接触结构(conta接触结构，接触结构)的倾斜(tilting)问题和弯曲(shift)问题越来越严重。为了保证接触结构的工艺窗口(process工艺窗口)较大，需要收缩虚拟沟道孔的关键尺寸，给接触结构的process工艺窗口留出较大余地(margin)，避免刻蚀形成接触结构时，接触结构与虚拟沟道孔碰到造成wl之间的短接。但是虚拟沟道孔的收缩会导致wl(word line，字线)的支撑不够，出现wl弯曲(bending)的问题，影响器件的电性能。
3.在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。


技术实现要素：

4.本技术的主要目的在于提供一种半导体器件的制作方法以及半导体器件，以解决现有技术中无法在保证虚拟沟道孔的支撑作用较好的同时，保证接触结构的工艺窗口较大的问题。
5.根据本发明实施例的一个方面，提供了一种半导体器件的制作方法，包括：提供初始键合结构，所述初始键合结构包括键合连接的存储阵列结构以及cmos结构，所述存储阵列结构包括衬底、堆叠结构以及多个接触结构，所述堆叠结构位于所述衬底的靠近所述cmos结构的表面上，所述堆叠结构包括交替叠置的绝缘介质层以及牺牲层，所述接触结构贯穿部分的所述堆叠结构且一一对应的与各所述牺牲层接触；去除所述衬底，以使得所述堆叠结构裸露；依次形成贯穿裸露的所述堆叠结构的多个虚拟沟道孔以及栅极线狭缝，所述虚拟沟道孔与所述接触结构交替设置，所述栅极线狭缝位于所述虚拟沟道孔以及所述接触结构的一侧；通过所述栅极线狭缝将所述牺牲层置换为金属层。
6.可选地，提供初始键合结构，包括：提供所述cmos结构；提供所述存储阵列结构，所述存储阵列结构还包括介质层、虚拟栅极线狭缝以及牺牲材料，所述介质层位于所述堆叠结构的远离所述衬底的表面上，各所述接触结构贯穿所述介质层与对应的所述牺牲层接触，所述虚拟栅极线狭缝贯穿所述介质层至所述衬底中，所述牺牲材料填充在所述虚拟栅极线狭缝中；将所述cmos结构以及所述存储阵列结构键合，得到所述初始键合结构。
7.可选地，去除所述衬底，以使得所述堆叠结构裸露，包括：去除所述衬底，以使得所述堆叠结构以及所述牺牲材料裸露，依次形成贯穿裸露的所述堆叠结构的多个虚拟沟道孔以及栅极线狭缝，包括：形成贯穿裸露的所述堆叠结构至所述介质层中的各所述虚拟沟道孔；去除所述牺牲材料，得到所述栅极线狭缝。
8.可选地，提供所述存储阵列结构，包括：提供所述衬底，并在所述衬底的裸露表面上依次设置所述堆叠结构以及所述介质层；形成贯穿所述介质层、所述堆叠结构至所述衬底中的所述虚拟栅极线狭缝；在所述虚拟栅极线狭缝中填充所述牺牲材料；在所述虚拟栅极线狭缝的一侧形成贯穿所述介质层至各所述牺牲层的表面的所述接触结构，得到所述存储阵列结构。
9.可选地，形成贯穿所述介质层、所述堆叠结构至所述衬底中的所述虚拟栅极线狭缝，包括：依次刻蚀所述介质层、所述堆叠结构以及所述衬底，以形成凹槽；对所述凹槽进行湿法氧化，得到所述虚拟栅极线狭缝。
10.可选地，提供依次设置的所述衬底、所述堆叠结构以及所述介质层，包括：提供所述衬底；在所述衬底的裸露表面上形成所述堆叠结构；去除部分的所述堆叠结构，以形成多个连续的台阶结构；在形成有所述台阶结构的所述堆叠结构的裸露表面上形成所述介质层。
11.可选地，所述牺牲材料包括碳。
12.可选地，所述存储阵列结构还包括多个沟道孔以及位于所述沟道孔中的填充结构，所述沟道孔贯穿所述堆叠结构至所述衬底中，所述填充结构包括沿远离所述沟道孔侧壁的方向依次设置的高k介质层、电荷阻挡层、电子捕获层、隧穿层以及沟道层。
13.可选地，所述高k介质层包括氧化铝。
14.根据本发明实施例的另一方面，还提供了一种半导体器件，所述半导体器件为采用任一种所述的方法制作得到的。
15.在本发明实施例中，首先，提供具有存储阵列结构和cmos结构的初始键合结构，存储阵列结构包括衬底、堆叠结构以及多个接触结构，接触结构贯穿堆叠结构，然后去除衬底，形成贯穿裸露的堆叠结构的多个虚拟沟道孔以及栅极线狭缝，最后通过栅极线狭缝将牺牲层置换为金属层。该方法中，初始键合结构中的存储阵列结构包括接触结构，即接触结构已经形成，然后通过去除衬底，使得堆叠结构裸露，从裸露的堆叠结构侧(即从存储阵列结构的背面)形成多个虚拟沟道孔和栅极线狭缝，这样在制作接触结构时无需考虑虚拟沟道孔的工艺窗口，也无需考虑虚拟沟道孔倾斜以及弯曲等问题造成接触结构与虚拟沟道孔接触的问题，保证了接触结构的工艺窗口的较大；同时相比从正面形成虚拟沟道孔，由于实际工艺限制，虚拟沟道孔远离cmos结构的一端的孔径会小于虚拟沟道孔靠近cmos结构的一端的孔径，且弯曲或者倾斜一般发生在虚拟沟道孔远离cmos结构的一端，从而使得虚拟沟道孔对堆叠结构的支撑效果较差的问题，本技术的所述方法，从存储阵列结构背面依次形成虚拟沟道孔以及栅极线狭缝，这样保证了虚拟沟道孔远离cmos结构的一端的孔径较大，且虚拟沟道孔远离cmos结构的一端不会发生弯曲或者倾斜，保证了虚拟沟道孔能较好地支撑堆叠结构，进而解决了现有技术中无法在保证虚拟沟道孔的支撑作用较好的同时，保证接触结构的工艺窗口较大的问题，保证了键合结构的性能较好，且保证了键合结构可以做到较高层数的堆叠结构。
附图说明
16.构成本技术的一部分的说明书附图用来提供对本技术的进一步理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
17.图1示出了根据本技术的实施例的一种半导体器件的制作方法的流程图；
18.图2至图25分别示出了根据本技术的半导体器件的制作方法在各工艺步骤后得到的结构示意图。
19.其中，上述附图包括以下附图标记：
20.10、存储阵列结构；20、cmos结构；100、衬底；101、堆叠结构；102、接触结构；103、绝缘介质层；104、牺牲层；105、金属层；106、虚拟沟道孔；107、栅极线狭缝；108、介质层；109、牺牲材料；110、填充结构；111、沟道孔；112、台阶结构；113、第三凹槽；114、绝缘部；115、高k介质层；116、电荷阻挡层；117、电子捕获层；118、隧穿层；119、沟道层；120、第三绝缘材料层；121、第一绝缘材料层；122、金属过渡层；123、金属材料层；124、第二绝缘材料层；125、引出线；126、第四凹槽；127、第四绝缘材料层；128、金属材料；129、第五绝缘材料层；130、多晶硅层；131、第二衬底；132、第五凹槽。
具体实施方式
21.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
22.为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。
23.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
24.应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
25.正如背景技术中所说的，现有技术中的无法在保证虚拟沟道孔的支撑作用较好的同时，保证接触结构的工艺窗口较大，为了解决上述问题，本技术的一种典型的实施方式中，提供了一种半导体器件的制作方法以及半导体器件。
26.根据本技术的实施例，提供了一种半导体器件的制作方法。
27.图1是根据本技术实施例的半导体器件的制作方法的流程图。如图1所示，该方法包括以下步骤：
28.步骤s101，提供如图10或者图22所示的初始键合结构，上述初始键合结构包括键合连接的存储阵列结构10以及cmos结构20，上述存储阵列结构10包括衬底100、堆叠结构101以及多个接触结构102，上述堆叠结构101位于上述衬底100的靠近上述cmos结构20的表
面上，上述堆叠结构101包括交替叠置的绝缘介质层103以及牺牲层104，上述接触结构102贯穿部分的上述堆叠结构101且一一对应的与各上述牺牲层104接触；
29.步骤s102，去除上述衬底100，以使得上述堆叠结构101裸露，得到如图11所示的结构；
30.步骤s103，如图14或者图24所示，依次形成贯穿裸露的上述堆叠结构的多个虚拟沟道孔106以及栅极线狭缝107，上述虚拟沟道孔106与上述接触结构102交替设置，上述栅极线狭缝107位于上述虚拟沟道孔106以及上述接触结构102的一侧；
31.步骤s104，通过上述栅极线狭缝107将上述牺牲层104置换为金属层105，得到如图16或者图25所示的结构。
32.上述的方法中，首先，提供具有存储阵列结构和cmos结构的初始键合结构，存储阵列结构包括衬底、堆叠结构以及多个接触结构，接触结构贯穿堆叠结构，然后去除衬底，形成贯穿裸露的堆叠结构的多个虚拟沟道孔以及栅极线狭缝，最后通过栅极线狭缝将牺牲层置换为金属层。该方法中，初始键合结构中的存储阵列结构包括接触结构，即接触结构已经形成，然后通过去除衬底，使得堆叠结构裸露，从裸露的堆叠结构侧(即从存储阵列结构的背面)形成多个虚拟沟道孔和栅极线狭缝，这样在制作接触结构时无需考虑虚拟沟道孔的工艺窗口，也无需考虑虚拟沟道孔倾斜以及弯曲等问题造成接触结构与虚拟沟道孔接触的问题，保证了接触结构的工艺窗口的较大；同时相比从正面形成虚拟沟道孔，由于实际工艺限制，虚拟沟道孔远离cmos结构的一端的孔径会小于虚拟沟道孔靠近cmos结构的一端的孔径，且弯曲或者倾斜一般发生在虚拟沟道孔远离cmos结构的一端，从而使得虚拟沟道孔对堆叠结构的支撑效果较差的问题，本技术的上述方法，从存储阵列结构背面依次形成虚拟沟道孔以及栅极线狭缝，这样保证了虚拟沟道孔远离cmos结构的一端的孔径较大，且虚拟沟道孔远离cmos结构的一端不会发生弯曲或者倾斜，保证了虚拟沟道孔能较好地支撑堆叠结构，进而解决了现有技术中无法在保证虚拟沟道孔的支撑作用较好的同时，保证接触结构的工艺窗口较大的问题，保证了键合结构的性能较好，且保证了键合结构可以做到较高层数的堆叠结构。
33.本技术的一种具体的实施例中，提供初始键合结构，包括：如图10或者图22所示，提供上述cmos结构20；提供如图8或者图21所示的上述存储阵列结构10，上述存储阵列结构还包括介质层108、虚拟栅极线狭缝以及牺牲材料109，上述介质层108位于上述堆叠结构101的远离上述衬底100的表面上，各上述接触结构102贯穿上述介质层108与对应的上述牺牲层104接触，上述虚拟栅极线狭缝贯穿上述介质层108至上述衬底100中，上述牺牲材料109填充在上述虚拟栅极线狭缝中；将上述cmos结构20以及上述存储阵列结构10键合，得到如图10或者图22所示的上述初始键合结构。本实施例中，先在存储阵列结构的正面形成接触结构以及虚拟栅极线狭缝，在虚拟栅极线狭缝中填充牺牲材料，再进行键合，这样后续在存储阵列结构的背面制作栅极线狭缝时，只需去除上述牺牲材料即可得到栅极线狭缝，避免了在背面通过高温工艺形成栅极线狭缝，造成已经键合的存储阵列结构弯曲或者形变，进而影响键合效果的问题，进一步地保证了键合结构的性能较好。
34.为了进一步地保证在存储阵列结构形成虚拟沟道孔以及栅极线狭缝的工艺较为简单，本技术的再一种具体的实施例中，如图10以及图11所示，或者如图22以及图23所示，去除上述衬底，以使得上述堆叠结构裸露，包括：去除上述衬底100，以使得上述堆叠结构
101以及上述牺牲材料109裸露，如图12至图14所示，或者如图23以及图24所示，依次形成贯穿裸露的上述堆叠结构的多个虚拟沟道孔以及栅极线狭缝，包括：形成贯穿裸露的上述堆叠结构101至上述介质层中的各上述虚拟沟道孔106；去除上述牺牲材料109，得到上述栅极线狭缝107。由于在存储阵列结构以及cmos结构键合之前，已经形成虚拟栅极线狭缝并且在虚拟栅极线狭缝中填充有牺牲材料，所以在键合后的存储阵列结构的背面制作栅极线狭缝时，只需去除牺牲材料，得到满足要求的栅极线狭缝，并不会对已经键合的存储阵列结构造成影响，进一步地避免了键合后的存储阵列结构弯曲或者膨胀的问题，进而进一步地保证了半导体器件的电学性能较好。
35.根据本技术的又一种具体的实施例，如图2至图8所示，或者如图19至图21所示，提供上述存储阵列结构，包括：提供上述衬底100，并在上述衬底100的裸露表面上依次设置上述堆叠结构101以及上述介质层108，得到如图2或者如图19所示的结构；形成贯穿上述介质层108、上述堆叠结构101至上述衬底100中的上述虚拟栅极线狭缝；在上述虚拟栅极线狭缝中填充上述牺牲材料109，得到如图7或者图20所示结构；如图8或者图21所示，在上述虚拟栅极线狭缝的一侧形成贯穿上述介质层108至各上述牺牲层104的表面的上述接触结构102，得到上述存储阵列结构10。通过在存储阵列结构的正面形成接触结构，再进行键合以及后续虚拟沟道孔的形成，进一步地避免了形成接触结构时考虑虚拟沟道孔的工艺窗口、虚拟沟道孔倾斜以及弯曲等问题造成接触结构与虚拟沟道孔接触的问题，进一步地保证了接触结构的工艺窗口的较大。
36.本技术的另一种具体的实施例中，形成贯穿上述介质层、上述堆叠结构至上述衬底中的上述虚拟栅极线狭缝，包括：依次刻蚀上述介质层、上述堆叠结构以及上述衬底，以形成凹槽；对上述凹槽进行湿法氧化，得到上述虚拟栅极线狭缝。为了得到上述虚拟栅极线狭缝，本实施例中，依次刻蚀上述介质层、上述堆叠结构以及上述衬底，形成栅极线狭缝的凹槽，然后对上述凹槽用湿法氧化，以得到虚拟栅极线狭缝。当然得到上述虚拟栅极线狭缝的工艺并不限于上述的湿法氧化，还可以为现有技术中任意可行的其他工艺。需要说明的是，为了与下述的其他凹槽区分开，上述的凹槽在后续描述中成为第一凹槽。
37.为了保证接触结构的制作工艺较为简单容易，本技术的再一种具体的实施例中，如图19所示，提供依次设置的上述衬底、上述堆叠结构以及上述介质层，包括：提供上述衬底100；在上述衬底的裸露表面上形成堆叠结构101，上述堆叠结构101包括交替叠置的上述绝缘介质层103以及上述牺牲层104；去除部分的上述堆叠结构101，以形成多个连续的台阶结构112；在形成有上述台阶结构112的上述堆叠结构101的裸露表面上形成上述介质层108。每个上述台阶结构由沿着远离上述衬底的方向上依次设置的牺牲层以及绝缘介质层构成，之后形成上述接触结构，上述接触结构贯穿对应的上述台阶结构的上述绝缘介质层到达上述牺牲层的表面或者上述牺牲层中。在实际的应用过程中，为了保证上述接触结构能停在对应的牺牲层的表面或者牺牲层中，上述预备堆叠结构中，各上述绝缘介质层的厚度小于各上述牺牲层的厚度。
38.当然，为了简化工艺，还可以不形成上述台阶结构，本技术的又一种具体的实施例中，如图2所示，提供依次设置的上述衬底、上述堆叠结构以及上述介质层，包括：提供上述衬底100；在上述衬底100的裸露表面上形成上述堆叠结构101，上述堆叠结构101包括交替叠置的上述绝缘介质层103以及上述牺牲层104；在上述堆叠结构101的裸露表面上形成上
述介质层108，得到如图2所示结构。之后通过设置各接触结构的关键尺寸以及对应的刻蚀机台参数，形成贯穿至对应的牺牲层104表面或者牺牲层中的多个上述接触结构102，得到如图8所示的存储阵列结构10。具体地，如图9所示，先形成第二凹槽，然后在第二凹槽的侧壁上形成第一绝缘材料层121，在上述第一绝缘材料层121的远离上述侧壁的表面上以及凹槽底部和顶部形成金属过渡层122，在上述金属过渡层的远离上述第一绝缘材料层121的表面上形成金属材料层123，以及在上述金属材料层123的远离上述金属过渡层122的表面上形成第二绝缘材料层124，得到上述接触结构。形成多个接触结构102之后，与cmos结构20进行键合，得到如图10或者如图23所示的初始键合结构。
39.在实际的应用过程中，上述绝缘介质层的材料可以包括氧化硅，上述牺牲层的材料可以包括氮化硅，上述介质层的材料可以为包括氧化硅。一种具体的实施例中，上述绝缘介质层的材料为二氧化硅，上述牺牲层的材料为氮化硅，上述介质层的材料为二氧化硅。当然，上述绝缘介质层、上述牺牲层以及上述介质层的材料并不限于上述的材料，本领域技术人员可以选用合适的材料来作为上述绝缘介质层、上述牺牲层以及上述介质层。
40.需要说明的是，上述形成衬底的实施方式中的各步骤均可以采用现有技术中的可行的方式实施。上述衬底可以根据器件的实际需求进行选择，可以包括硅衬底、锗衬底、硅锗彻底、soi(绝缘体上硅，silicon on insulator)衬底或者goi(绝缘体上锗，germaniun on insulator)衬底。在其他实施例中，上述衬底还可以为包括其他元素半导体或者化合物半导体的衬底，例如gaas、inp或者sic等，还可以为叠层结构，例如si/sige等，还可以为其他外延结构，例如sgoi(绝缘体上锗硅)等。当然，其还可以为现有技术中可行的其他衬底。
41.本技术的又一种实施例中，上述牺牲材料包括碳。实际的应用中，上述牺牲材料还可以为其他材料，本领域技术人员可以根据实际情况来选择。
42.本技术的另一种实施例中，如图8或者图21所示，上述存储阵列结构还包括多个沟道孔111，上述沟道孔111贯穿上述堆叠结构101至上述衬底100的表面上，如图6所示，上述沟道孔的形成过程为先形成第三凹槽，再在上述第三凹槽的侧壁上依次沉积高k介质层115、电荷阻挡层116、电子捕获层117、隧穿层118、沟道层119以及第三绝缘材料层120，得到沟道孔，上述沟道孔还包括填充结构110，上述填充结构110填充在剩余的上述第三凹槽中，且上述填充结构与部分的上述隧穿层118、部分的沟道层119以及部分的第三绝缘材料层120接触。该实施例中，在键合前形成沟道孔，即从上述存储阵列结构的正面形成包括高k介质层的上述沟道孔，这样避免了在键合后的上述存储阵列结构的背面高温形成上述高k介质层，高温工艺会对键合后的结构产生负面影响的问题，进一步地保证了键合后的结构的性能较好。
43.具体的一种实施例中，在刻蚀形成上述沟道孔的过程中，上述牺牲层和上述绝缘介质层具有几乎1:1的干法刻蚀选择比，在将平行于衬底方向的牺牲层替换为导电层时，上述牺牲层和上述绝缘介质层具有很高的湿法刻蚀选择比，例如可以为30:1甚至更高，堆叠结构的层数可以根据具体的需要来确定。
44.上述的各个结构层的材料也可以为现有技术中任何可行的材料，例如，电荷阻挡层的材料可以为二氧化硅，电子捕获层的材料可以为氮化硅，隧穿层的材料可以为二氧化硅，沟道层的材料可以为多晶硅，填充结构的材料可以为多晶硅，第三绝缘材料层可以为二氧化硅，当然，这些结构层的材料还可以替换为其他的合适的材料，此处就不再赘述了。
45.上述的这些结构层可由经由分子束外延(mbe)、金属有机化学气相沉积(mocvd)、金属有机气相外延(movpe)、氢化物气相外延(hvpe)和/或其它公知的晶体生长工艺中的一种或多种形成。
46.本技术的再一种实施例中，上述高k介质层包括氧化铝。实际的应用中，上述高k介质层可以为氧化铝，还可以为其他材料。
47.根据本发明实施例的另一方面，还提供了一种半导体器件，上述半导体器件为采用任一种上述的方法制作得到的。
48.上述的半导体器件，上述半导体器件为采用任一种上述的方法制作得到的。该方法中，初始键合结构中的存储阵列结构包括接触结构，即接触结构已经形成，然后通过去除衬底，使得堆叠结构裸露，从裸露的堆叠结构侧(即从存储阵列结构的背面)形成多个虚拟沟道孔和栅极线狭缝，这样在制作接触结构时无需考虑虚拟沟道孔的工艺窗口，也无需考虑虚拟沟道孔倾斜以及弯曲等问题造成接触结构与虚拟沟道孔接触的问题，保证了接触结构的工艺窗口的较大；同时相比从正面形成虚拟沟道孔，由于实际工艺限制，虚拟沟道孔远离cmos结构的一端的孔径会小于虚拟沟道孔靠近cmos结构的一端的孔径，且弯曲或者倾斜一般发生在虚拟沟道孔远离cmos结构的一端，从而使得虚拟沟道孔对堆叠结构的支撑效果较差的问题，本技术的上述方法，从存储阵列结构背面依次形成虚拟沟道孔以及栅极线狭缝，这样保证了虚拟沟道孔远离cmos结构的一端的孔径较大，且虚拟沟道孔远离cmos结构的一端不会发生弯曲或者倾斜，保证了虚拟沟道孔能较好地支撑堆叠结构，进而解决了现有技术中无法在保证虚拟沟道孔的支撑作用较好的同时，保证接触结构的工艺窗口较大的问题，保证了半导体器件的性能较好，且保证了半导体器件可以做到较高层数的堆叠结构。
49.为了使得本领域技术人员较为清晰明确地了解本技术的技术方案，下面将结合实施例进行说明。
50.实施例1
51.一种半导体器件的制作方法，包括如下步骤：
52.提供依次堆叠的衬底100、堆叠结构101以及介质层108，上述堆叠结构101交替叠置的绝缘介质层103以及牺牲层104，得到如图2所示的结构，需要说明的是，为了方便描述和区分，上述的衬底100在后续的说明中称作第一衬底；
53.如图2以及图3所示，形成位于上述介质层108以及堆叠结构101中的第三凹槽113，得到如图3所示的结构；
54.如图4所示，去除上述第三凹槽裸露的牺牲层104的部分，以在第三凹槽中形成子凹槽，之后在上述子凹槽中形成绝缘部114，上述绝缘部的材料可以为二氧化硅；
55.如图5和图6所示，在形成有上述绝缘部114的第三凹槽的侧壁上依次形成高k介质层115、电荷阻挡层116、电子捕获层117、隧穿层118以及沟道层119，之后在剩余的上述第三凹槽中依次填充第三绝缘材料层120以及填充结构110，以填满上述第三凹槽，得到上述沟道孔111；
56.在上述沟道孔111的一侧形成贯穿上述介质层108、上述堆叠结构101至上述第一衬底中的虚拟栅极线狭缝，并在上述虚拟栅极线狭缝中填充牺牲材料109，得到如图7所示的结构；
57.如图8所示，在上述沟道孔以及上述牺牲材料109的一侧形成多个接触结构102，上
述接触结构102穿过介质层108、贯穿部分的上述堆叠结构101且一一对应的与各上述牺牲层104接触，得到存储阵列结构10；如图图8以及图9所示，上述接触结构102的形成过程为通过在上述介质层108以及上述堆叠结构101中形成第二凹槽，在第二凹槽的侧壁上形成第一绝缘材料层121，在上述第一绝缘材料层121的远离上述侧壁的表面上以及凹槽底部和顶部形成金属过渡层122，在上述金属过渡层的远离上述第一绝缘材料层121的表面上形成金属材料层123，以及在上述金属材料层123的远离上述金属过渡层122的表面上形成第二绝缘材料层124，以填满上述第二凹槽，得到上述接触结构102。图8中，上述接触结构102、上述沟道孔111以及上述牺牲材料109的远离上述第一衬底的表面上设置有引出线125，上述引出线125可以采用金属材料制作；
58.如图10所示，提供cmos结构20，将上述cmos结构20以及上述存储阵列结构10键合，得到初始键合结构；
59.去除初始键合结构中的上述第一衬底，以使得上述堆叠结构101裸露，得到如图11所示的结构；
60.形成贯穿上述堆叠结构101至介质层108中的第四凹槽126，如图12所示；
61.如图12以及图13所示，在上述第四凹槽126内以及上述堆叠结构101的远离上述cmos结构20的表面上沉积第四绝缘材料层127，填充后的上述第四凹槽形成虚拟沟道孔106，并且，去除虚拟栅极线狭缝中的牺牲材料，得到栅极线狭缝107，得到如图14所示的结构；
62.如图14、图15以及图16所示，通过上述栅极线狭缝107去除各上述牺牲层，形成多个第五凹槽132，再通过上述栅极线狭缝107向上述第五凹槽132中填入金属材料128，形成金属层105，具体地，上述金属层由氮化钛层以及钨层构成；
63.去除图16所示的上述第四绝缘材料层127表面上的金属材料128以及上述栅极线狭缝107中的金属材料128，并在栅极线狭缝107中依次沉积第五绝缘材料层129以及多晶硅层130，形成栅极线，得到如图17所示的结构；
64.如图17以及图18所示，去除上述第四绝缘材料层127以及与上述第四绝缘材料层127接触的绝缘介质层103，之后沉积衬底材料，形成第二衬底131。
65.实施例2
66.一种半导体器件的制作方法，包括如下步骤：
67.如图19所示，提供依次堆叠的衬底100、堆叠结构101以及介质层108，上述堆叠结构101交替叠置的绝缘介质层103以及牺牲层104，上述堆叠结构101的一端具有台阶结构112，需要说明的是，为了方便描述和区分，上述的衬底100在后续的说明中称作第一衬底；
68.形成位于上述介质层108以及堆叠结构101中的沟道孔111、虚拟栅极线狭缝以及位于上述虚拟栅极线狭缝中的牺牲材料109，得到如图20所示的结构，上述沟道孔111的具体结构如图6所示，此处不再赘述；
69.如图21所示，在上述沟道孔以及上述牺牲材料109的一侧形成多个接触结构102，上述接触结构102穿过介质层108、贯穿部分的上述堆叠结构101且一一对应的与各上述牺牲层104接触，得到存储阵列结构10；其中，上述接触结构102的具体构成如图9所示。图21中，上述接触结构102、上述沟道孔111以及上述牺牲材料109的远离上述第一衬底的表面上设置有引出线125，上述引出线125可以采用金属材料制作；
70.如图22所示，提供cmos结构20，将上述cmos结构20以及上述存储阵列结构10键合，得到初始键合结构；
71.去除初始键合结构中的上述第一衬底，以使得上述堆叠结构101裸露，并形成形成贯穿上述堆叠结构101至介质层108中的多个虚拟沟道孔106，得到如图23所示的结构；
72.去除图23所示的虚拟栅极线狭缝中的牺牲材料109，得到栅极线狭缝107，如图24所示；
73.如图24以及图25所示，通过上述栅极线狭缝107将各上述牺牲层替换为金属层105，具体地，上述金属层由氮化钛层以及钨层构成；
74.后续的制作过程与实施例1相同，此处不再赘述。
75.从以上的描述中，可以看出，本技术上述的实施例实现了如下技术效果：
76.1)、本技术的半导体器件的制作方法，首先，提供具有存储阵列结构和cmos结构的初始键合结构，存储阵列结构包括衬底、堆叠结构以及多个接触结构，接触结构贯穿堆叠结构，然后去除衬底，形成贯穿裸露的堆叠结构的多个虚拟沟道孔以及栅极线狭缝，最后通过栅极线狭缝将牺牲层置换为金属层。该方法中，初始键合结构中的存储阵列结构包括接触结构，即接触结构已经形成，然后通过去除衬底，使得堆叠结构裸露，从裸露的堆叠结构侧(即从存储阵列结构的背面)形成多个虚拟沟道孔和栅极线狭缝，这样在制作接触结构时无需考虑虚拟沟道孔的工艺窗口，也无需考虑虚拟沟道孔倾斜以及弯曲等问题造成接触结构与虚拟沟道孔接触的问题，保证了接触结构的工艺窗口的较大；同时相比从正面形成虚拟沟道孔，由于实际工艺限制，虚拟沟道孔远离cmos结构的一端的孔径会小于虚拟沟道孔靠近cmos结构的一端的孔径，且弯曲或者倾斜一般发生在虚拟沟道孔远离cmos结构的一端，从而使得虚拟沟道孔对堆叠结构的支撑效果较差的问题，本技术的上述方法，从存储阵列结构背面依次形成虚拟沟道孔以及栅极线狭缝，这样保证了虚拟沟道孔远离cmos结构的一端的孔径较大，且虚拟沟道孔远离cmos结构的一端不会发生弯曲或者倾斜，保证了虚拟沟道孔能较好地支撑堆叠结构，进而解决了现有技术中无法在保证虚拟沟道孔的支撑作用较好的同时，保证接触结构的工艺窗口较大的问题，保证了键合结构的性能较好，且保证了键合结构可以做到较高层数的堆叠结构。
77.2)、本技术的半导体器件，上述半导体器件为采用任一种上述的方法制作得到的。该方法中，初始键合结构中的存储阵列结构包括接触结构，即接触结构已经形成，然后通过去除衬底，使得堆叠结构裸露，从裸露的堆叠结构侧(即从存储阵列结构的背面)形成多个虚拟沟道孔和栅极线狭缝，这样在制作接触结构时无需考虑虚拟沟道孔的工艺窗口，也无需考虑虚拟沟道孔倾斜以及弯曲等问题造成接触结构与虚拟沟道孔接触的问题，保证了接触结构的工艺窗口的较大；同时相比从正面形成虚拟沟道孔，由于实际工艺限制，虚拟沟道孔远离cmos结构的一端的孔径会小于虚拟沟道孔靠近cmos结构的一端的孔径，且弯曲或者倾斜一般发生在虚拟沟道孔远离cmos结构的一端，从而使得虚拟沟道孔对堆叠结构的支撑效果较差的问题，本技术的上述方法，从存储阵列结构背面依次形成虚拟沟道孔以及栅极线狭缝，这样保证了虚拟沟道孔远离cmos结构的一端的孔径较大，且虚拟沟道孔远离cmos结构的一端不会发生弯曲或者倾斜，保证了虚拟沟道孔能较好地支撑堆叠结构，进而解决了现有技术中无法在保证虚拟沟道孔的支撑作用较好的同时，保证接触结构的工艺窗口较大的问题，保证了半导体器件的性能较好，且保证了半导体器件可以做到较高层数的堆叠
结构。
78.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。