三维存储器件及其制造方法与流程

1.本发明涉及半导体技术领域，尤其涉及一种三维存储器件及其制造方法。


背景技术：

2.随着人们对于存储器容量需求的不断提升，由于二维存储器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，业界提出了3d nand存储器。在3d nand存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的存储器结构。3d nand现有设计是同心圆结构，通常在沟道孔里面依次填上电荷捕获层，隧穿层和沟道层，最后同心圆里面填实介质层，从而由上而下形成连续的电荷俘获存储器。这样的好处是能够最小开支下通过增加同心圆的密度和叠加层数就能最大限度地提升存储密度。
3.然而，为了提升存储密度，同心圆心结构的过多次叠加既会使得上沟道孔与下沟道孔之间出现对准偏差问题，又会给刻蚀工艺带来挑战。同时，随着垂直堆叠的每一层的厚度减薄，同心圆结构的设计还会导致3d nand中的电荷损失比在二维存储器件中的更大，因此，相应的3d nand的可靠性较低。


技术实现要素：

4.本发明提供了一种三维存储器件及其制造方法，有效地提升三维存储器件的可靠性。
5.为了解决上述问题，本发明提供了一种三维存储器件的制造方法，包括：提供衬底，所述衬底上形有堆叠结构，所述堆叠结构包括交替层叠的牺牲层和绝缘层；沿垂直于所述衬底的纵向上形成贯穿所述堆叠结构的沟道孔；在所述沟道孔的内壁上形成第一功能层以及对应覆盖在所述第一功能层上的第二功能层，其中所述第一功能层包括沿围绕于所述沟道孔的中心轴线的方向上相互隔开的多个子电荷捕获层，所述第二功能层包括围绕于所述中心轴线的方向上相互隔开的多个子沟道层；在多个所述子沟道层的内表面上形成介质层，以使所述沟道孔被所述介质层填充。
6.其中，所述沿垂直于所述衬底的纵向上形成贯穿所述堆叠结构的沟道孔的步骤，包括：利用掩模板沿垂直于所述衬底的纵向刻蚀所述堆叠结构，以在平行于所述衬底的平面方向上形成具有多个交替连接的凸出部与凹进部的沟道孔，多个交替连接的所述凸出部与所述凹进部围绕于所述沟道孔的中心轴线分布。
7.其中，所述在所述沟道孔的内壁上形成第一功能层以及对应覆盖在所述第一功能层上的第二功能层的步骤，包括：依次在所述沟道孔的内壁上形成连续且贯穿所述沟道孔的阻挡层和电荷捕获层；依次在所述电荷捕获层的内表面上形成连续且贯穿所述沟道孔的隧穿层和沟道层；依次刻蚀位于所述凹进部处的部分所述沟道层和部分所述隧穿层，以将所述沟道层和所述隧穿层在围绕于所述中心轴线的方向上分隔为多个子沟道层和多个子隧穿层；刻蚀位于所述凹进部处的部分所述电荷捕获层，以将所述电荷捕获层在围绕于所述中心轴线的方向上分隔为多个子电荷捕获层。
8.其中，所述沿垂直于所述衬底的纵向上形成贯穿所述堆叠结构的沟道孔的步骤，还包括：通过所述沟道孔对所述牺牲层进行刻蚀，以在所述沟道孔与所述牺牲层交错的第一交界面上形成凹槽，并使所述沟道孔在所述牺牲层处的直径大于在所述绝缘层处的直径。
9.其中，所述在所述沟道孔的内壁上形成第一功能层以及对应覆盖在所述第一功能层上的多个第二功能层的步骤，包括：在所述凹槽的表面上形成阻挡层；在所述阻挡层的内表面上形成电荷捕获层，以使所述电荷捕获层填满所述凹槽且在所述纵向上被所述绝缘层隔离；在所述沟道孔与所述绝缘层交错的第二交界面上以及所述电荷捕获层的内表面上依次形成连续且贯穿所述沟道孔的隧穿层和沟道层；依次刻蚀位于所述凹进部处的部分所述沟道层和部分所述隧穿层，以将所述沟道层和所述隧穿层在围绕于所述中心轴线的方向上分隔为多个子沟道层和多个子隧穿层；刻蚀位于所述凹进部处的部分所述电荷捕获层，以将所述电荷捕获层在围绕于所述中心轴线的方向上分隔为多个子电荷捕获层。
10.其中，所述在所述阻挡层的内表面上形成电荷捕获层，以使所述电荷捕获层填满所述凹槽且在所述纵向上被所述绝缘层隔离的步骤，包括：在所述阻挡层的内表面上沉积电荷捕获材料，以使所述电荷捕获材料填充所述凹槽；去除所述凹槽外多余的所述电荷捕获材料，以形成沿所述纵向与所述第二交界面对齐的电荷捕获层。
11.其中，在所述依次刻蚀位于所述凹进部处的部分所述沟道层和部分所述隧穿层的步骤之前，还包括：在所述沟道层的内表面上沉积牺牲材料；去除位于所述凹进部处的部分所述牺牲材料，以暴露位于所述凹进部处的部分所述沟道层的内表面。
12.其中，刻蚀位于所述凹进部处的部分所述电荷捕获层的步骤之后，还包括：刻蚀位于所述凹进部处的部分所述阻挡层，以将所述阻挡层在围绕于所述中心轴线的方向上分隔为多个子阻挡层。
13.所述三维存储器件的制造方法，还包括：将所述牺牲层置换为栅极层。
14.本发明还提供一种三维存储器件，包括：衬底；位于所述衬底上由绝缘层和栅极层交替层叠的堆叠结构；沿垂直于所述衬底的纵向上贯穿所述堆叠结构的沟道孔；位于所述沟道孔的内壁上的第一功能层以及对应覆盖在所述第一功能层上的第二功能层，其中所述第一功能层包括沿围绕于所述沟道孔的中心轴线的方向上相互隔开的多个子电荷捕获层，所述第二功能层包括沿围绕于所述中心轴线的方向上相互隔开的多个子沟道层；位于多个所述子沟道层的内表面且填充所述沟道孔的介质层。
15.其中，所述沟道孔在平行于所述衬底的平面方向上形成具有多个交替连接的凸出部与凹进部，多个交替连接的所述凸出部与所述凹进部围绕于所述中心轴线分布。
16.其中，所述沟道孔与所述栅极层交错的第一交界面上设置有凹槽，使得所述沟道孔在所述栅极层处的孔径大于在所述绝缘层处的孔径；所述第一功能层还包括阻挡层，所述阻挡层位于所述凹槽的表面，各所述子电荷捕获层位于所述阻挡层的内表面并填充于所述凹槽，所述沟道孔与所述绝缘层交错的第二交界面沿纵向与各所述子电荷捕获层的内表面平齐；所述第二功能层位于所述凸出部处，所述第二功能层还包括沿围绕于所述中心轴线的方向上相互隔开的多个子隧穿层，各所述子隧穿层和各所述子沟道层贯穿所述沟道孔，且依次层叠覆盖在所述第二交界面以及各所述子电荷捕获层的内表面上。
17.其中，所述第一功能层和所述第二功能层均位于所述凸出部处；所述第一功能层
还包括沿围绕于所述中心轴线的方向上相互隔开的多个子阻挡层，各所述子阻挡层和各所述子电荷捕获层贯穿所述沟道孔，且依次层叠覆盖在所述沟道孔的内表面上；所述第二功能层还包括沿围绕于所述中心轴线的方向上相互隔开的多个子隧穿层，各所述子隧穿层和各所述子沟道层贯穿所述沟道孔，且各所述子隧穿层和各所述子沟道层依次层叠覆盖在各所述子电荷捕获层的内表面上。
18.其中，所述沟道孔在平行于所述衬底的平面方向上的形状包括三叶形、四叶形、星形中的至少一种。
19.本发明提供的三维存储器件及其制造方法，通过在围绕于该沟道孔的中心轴线的方向上形成相互隔开的多个子电荷捕获层和多个子沟道层，由于相互隔开的多个子沟道层可以形成多条存储串，一个子沟道层位于一个存储串中，因此不需要增加堆栈的层数就可以提高存储密度，同时，相互隔开的多个子电荷捕获层可以避免相邻存储串之间发生串扰现象，使得三维存储器件的可靠性得到提高。
附图说明
20.为了更清楚地说明本发明的技术方案，下面将对根据本发明而成的各实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
21.图1是本发明实施例提供的一种三维存储器件的制造方法的流程示意图；
22.图2a～2k是本发明实施例提供的三维存储器件在一种制造方法的各个阶段的半剖结构示意图；
23.图2l是本发明实施例提供的在填充介质层后三维存储器件的结构示意图；
24.图3a～图3c是本发明实施例提供的沟道孔的俯视示意图；
25.图4a～图4b是本发明实施例提供的三维存储器件在另一种制造方法的各个阶段的半剖结构示意图；
26.图5a～图5f是本发明实施例提供的三维存储器件在沟道孔处的俯视示意图；
27.图6是步骤s13的进一步流程示意图。
具体实施方式
28.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
29.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
30.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
31.在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
32.下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
33.请参阅图1，图1是发明实施例提供的一种三维存储器件的制造方法的工艺流程图，如图1所示，制造方法具体可以包括如下步骤：
34.步骤s11:提供衬底，衬底上形有堆叠结构，堆叠结构包括交替层叠的牺牲层和绝缘层。
35.其中，步骤s11完成后的半剖结构示意图如图2a所示。
36.具体的，衬底10的材料可以为硅、锗或绝缘体上硅(silicon-on-insulator，soi)等半导体材料。在堆叠结构20中，绝缘层22的材料可以选择为氧化硅或其他高k介质层，牺牲层21可以选择为氮化物如氮化硅，当绝缘层22为氧化硅层且衬底10选择为硅衬底时，绝缘层22在衬底10上的形成工艺优选为化学气相沉积(chemical vapor deposition，cvd)工艺，进一步地，在cvd工艺中，可采用正硅酸乙酯(teos)/臭氧(o3)系统来沉淀形成对应的氧化硅膜层。牺牲层21可通过原子层沉积(atomic layer deposition，ald)工艺或者cvd工艺在绝缘层22上形成。
37.步骤s12:沿垂直于衬底的纵向上形成贯穿堆叠结构的沟道孔。
38.其中，步骤s12具体可以包括如下步骤：
39.步骤s121:利用掩模板沿垂直于衬底的纵向刻蚀堆叠结构，以在平行于衬底的平面方向上形成具有多个交替连接的凸出部与凹进部的沟道孔，多个交替连接的凸出部与凹进部围绕于沟道孔的中心轴线分布。
40.其中，步骤s121完成后的半剖结构示意图如图2b所示，在图2b及后续的附图中，为了进一步简要示图，未示出衬底10，纵向为图示中的z方向，平行于衬底的平面方向由图示中的x方向和y方向组成，x、y、z方向中的任意两个方向互相垂直。
41.具体的，请参阅图3a～3c，沟道孔30的形状可以有多种，图3a～图3c分别是三种沟道孔的俯视示意图，如图3a和3b所示，沟道孔30在平行于衬底10的平面(xy)方向上的形状可以是四叶形或者三叶形；如图3c所示，还可以是星形。如图3a～3c所示，沟道孔30在xy平面上具有多个交替连接的凸出部a与凹进部b，多个交替连接的凸出部a与凹进部b围绕于沟道孔30的中心轴线oo’分布。其中，凸出部a相对于沟道孔30向外凸出，凹进部b相对于沟道孔30向内凹陷。沟道孔30的平面形状可先通过设计掩模版的图案来自由定义，之后再通过光刻和刻蚀工艺在堆叠结构20中形成对应的具体的结构。请继续参阅图2b，沟道孔的内壁300包括沟道孔30与牺牲层21交错的第一交界面301和沟道孔30与绝缘层22交错的第二交界面302，第一交界面301和第二交界面302交替连接。
42.此外，步骤s12还可以在步骤s121的基础上进一步包括步骤s122，其中，步骤s122:参阅图2b至2c，通过沟道孔30对牺牲层21进行刻蚀，以在沟道孔30与牺牲层21交错的第一交界面301上形成凹槽31，其中图2b中最顶层的牺牲层21也被相应的刻蚀掉。
43.其中，步骤s122完成后的半剖结构示意图如图2c所示。
44.具体的，当牺牲层21选择氮化物(如氮化硅)时，可选择采用刻蚀液通过沟道孔30对牺牲层21进行湿法刻蚀，以在沟道孔30与牺牲层21交错的第一交界面301上形成凹槽31，凹槽31的表面310也在图2c中示出。刻蚀液可以包括磷酸水溶液，且刻蚀液还选择性加入铵盐和硫酸等调节剂，用于调节刻蚀液的刻蚀效果。另外，需要说明的是在形成凹槽31后，沟道孔30在牺牲层21处的直径大于其在绝缘层22处的直径。
45.步骤s13:在沟道孔的内壁上形成第一功能层以及对应覆盖在第一功能层上的第二功能层。其中第一功能层包括沿围绕于沟道孔的中心轴线的方向上相互隔开的多个子电荷捕获层，第二功能层包括对应覆盖在多个子电荷捕获层的内表面上的多个子沟道层。
46.在本实施例中，步骤s13可选择直接在步骤s121之后实行，也可以在步骤s122后实行。当步骤s13在步骤s122后实行时，如图6所示，步骤s13具体包括如下步骤：
47.步骤s131:在凹槽的表面上形成阻挡层。
48.其中，步骤s131完成后的半剖结构示意图如图2d所示。
49.具体的，在凹槽31的表面310上形成阻挡层40的步骤中，当牺牲层21选择为氮化物(如氮化硅)时，可通过氧化牺牲层21以形成阻挡层40，阻挡层40的材料对应可以是氮氧化物。在本实施例中，氧化工艺具体可以是快速热氧化(rapid thermal oxidation)工艺。
50.步骤s132:在阻挡层的内表面上形成电荷捕获层，以使电荷捕获层填充凹槽且在纵向上被绝缘层隔离。
51.其中，步骤s132完成后的半剖结构示意图如图2f所示。
52.步骤s132具体可以包括如下步骤：
53.首先，如图2e所示，在阻挡层的内表面400(图2d中示出)上沉积电荷捕获材料50’，以使电荷捕获材料50’填充凹槽31(图2d中示出)和沟道孔30；之后，去除凹槽31外的多余的电荷捕获材料50’，以形成如图2f所示沿纵向与第二交界面302对齐的电荷捕获层50。
54.具体的，可通过cvd或pvd工艺在阻挡层40的内表面400上沉积电荷捕获材料50’，电荷捕获材料50’可以选择为氮化硅材料。而去除凹槽31外的多余的电荷捕获材料50’的方式可以是：先对这部分电荷捕获材料50’进行氧化，然后再用酸进行刻蚀，控制刻蚀的时间可以精准控制刻蚀的位置，刻蚀至使电荷捕获材料50’沿z方向与第二交界面302对齐时停
止，以形成在z方向上被绝缘层22隔离的电荷捕获层50，从而减少三维存储器件在z方向上的电荷迁移，使得三维存储器件的电荷保持性能提高。
55.步骤s133:在沟道孔与绝缘层交错的第二交界面上以及电荷捕获层的内表面上依次形成连续且贯穿沟道孔的隧穿层和沟道层。
56.其中，步骤s133完成后的半剖结构示意图如图2g所示。
57.具体的，如图2f至图2g所示，隧穿层60和沟道层70依次形成在第二交界面302和电荷捕获层50的内表面500上，且隧穿层60和沟道层70沿z方向延伸并贯穿于沟道孔30，因此，隧穿层60和沟道层70在z方向和xy平面所在的方向上均是连续分布的。隧穿层60的材料为氧化物材料，如氧化硅。沟道层70的材料为多晶硅材料。在本实施例中，可通过cvd或ald工艺依次形成隧穿层60和沟道层70。
58.步骤s134:依次刻蚀位于凹进部处的部分沟道层和部分隧穿层，以将沟道层和隧穿层在围绕于中心轴线的方向上分隔为多个子沟道层和多个子隧穿层。
59.其中，在实行步骤s134之前，还包括如下步骤：如图2h所示，首先在沟道层70的内表面700上沉积牺牲材料80；之后，如图2i所示，去除位于凹进部b处的部分牺牲材料(图中未标示)，以暴露位于凹进部处的部分沟道层70b的内表面。
60.具体的，可通过ald或cvd工艺在沟道层70的内表面700上沉积牺牲材料80，牺牲材料可以选择为氮化物如氮化硅。需要说明的是，本实施例中的沟道孔30由于具有交替连接的凹进部b和凸出部a，因此，在沉积牺牲材料80时，绝缘层22的顶面上的牺牲材料80会下沉到沟道孔30内，导致牺牲材料80在沟道孔30内分布的厚度并不均匀，具体特点请参阅图2h，牺牲材料80在凹进部b处分布的厚度较薄，牺牲材料80在凸出部a处分布的厚度较厚。
61.需要进一步说明的是，在本实施例中，由于牺牲材料80在凹进部b处分布的厚度较薄，牺牲材料80在凸出部a处分布的厚度较厚，因此，在相同工艺条件(刻蚀时间)下，当分布于凹进部处部分牺牲材料被刻蚀去除掉并暴露出位于凹进部b处的部分沟道层70b的内表面时，凸出部a处仍然残留有另一部分牺牲材料80a，用于在后续工艺流程中起到保护凸出部a处的第一功能层和第二功能层的作用。
62.其中，步骤s134完成后三维存储器件的半剖结构示意图如图2j所示。
63.在本实施例中，由于沟道层70的材料选择为多晶硅材料，隧穿层60的材料为氧化物材料，而牺牲材料80选择为氮化物材料，因此，利用选择性的酸性溶液依次刻蚀位于凹进部b处的部分沟道层70b和部分隧穿层(图中未标示)，并如图2j所示将位于凹进部b处的部分电荷捕获层50b的内表面露出。另外，由于相互隔开的多个子沟道层70a可以形成多条存储串，一个子沟道层70a位于一个存储串中，因此不需要增加堆栈的层数就可以提高存储密度。
64.步骤s135:刻蚀位于凹进部处的部分电荷捕获层，以将电荷捕获层在围绕于中心轴线的方向上分隔多个子电荷捕获层。
65.其中，步骤s135完成后的半剖示意图如图2k所示。
66.步骤s135具体可以通过如下方式进行：在刻蚀位于凹进部b处的部分电荷捕获层50b的同时，刻蚀并去除位于凸出部a处的另一部分牺牲材料80a。
67.具体的，在本实施例中，由于牺牲材料80选择为氮化物材料，而电荷捕获层的材料也为氮化物材料，因此，在刻蚀部分电荷捕获层50b的同时，可以选择将另一部分牺牲材料
80a同步刻蚀去除。如图2k所示，当刻蚀完成后，电荷捕获层50在xy平面方向上被分割成沿围绕于中心轴线oo’的方向上互相隔离的多个子电荷捕获层50a，因此在本实施例中，相邻的存储串之间通过电荷捕获层50构成的连接也被由空隙31b断开，相应的串扰也得到避免。在本实施例中，相邻的多个子电荷捕获层50a除了在xy平面方向上也被分隔，在z方向被分隔开，从而使得三维存储器件中无论是在纵向还是平面方向，对应的电荷损失都得到下降。
68.在本实施例中，步骤s13可选择直接在步骤s121之后实行，此时，步骤s13包括如下步骤：
69.参阅图2b和图4a，依次在沟道孔30的内壁300上形成连续且贯穿沟道孔30的阻挡层40和电荷捕获层50；之后依次在电荷捕获层50的内表面上形成连续且贯穿沟道孔30的隧穿层60和沟道层70；然后，参阅图4b，依次刻蚀位于凹进部b处的部分沟道层和部分隧穿层，以将沟道层70和隧穿层60在围绕于中心轴线oo’的方向上分隔为多个子沟道层70a和多个子隧穿层60a；最后刻蚀位于凹进部b处的部分电荷捕获层，以将电荷捕获层50在围绕于中心轴线oo’的方向上分隔为多个子电荷捕获层50a。
70.具体的，在图4a所示出的沟道层70和隧穿层60的基础上，在依次刻蚀位于凹进部b处的部分沟道层和部分隧穿层的步骤之前，同样包括以下步骤：在沟道层70的内表面上沉积牺牲材料；去除位于凹进部b处的部分牺牲材料，以暴露位于凹进部b处的部分沟道层的内表面。上述刻蚀过程可以类比参照图2h～图2i。并且，无论是步骤s13是接连步骤s121还是步骤s122后实行，在刻蚀位于凹进部b处的部分电荷捕获层的步骤之后，都可以选择进一步刻蚀位于凹进部b处的部分阻挡层，以将阻挡层40在围绕于中心轴线oo’的方向上分隔为多个子阻挡层40a(示例性指地可参阅图4b)。
71.步骤s14:在多个子沟道层的内表面上形成填充沟道孔的介质层。
72.其中，步骤s14完成后三维存储器件的结构示意图如图2l所示。
73.具体的，介质层90具有电绝缘的作用，由于介质层90在填充沟道孔30的同时，也对该空隙31b进行了填充，因此，在步骤s14之后，相邻的多个子电荷捕获层50a在xy平面方向上依然被分隔。
74.其中，在本实施例提供的三维存储器件的制造方法中，还包括：将牺牲层21置换为栅极层。
75.替换后，栅极层所在的位置与原有牺牲层21的位置等同，栅极层的材料为金属，如钨。
76.请参阅图2l,本发明还提供一种三维存储器件100，三维存储器件100可通过上述的制造方法所形成，因此三维存储器件100的形成过程可以参阅图2a～2l，其中，图2a～图2k所示出的半剖结构示意图为c-c’截面处剖视后的示意图。
77.如图2l所示，三维存储器件100包括：衬底10，位于衬底10上由绝缘层22和栅极层交替层叠的堆叠结构20，沿垂直于衬底10的纵向(z方向)上贯穿堆叠结构20的沟道孔30(图2b～2k中示出)，位于沟道孔30的内壁300(图2b中示出)上的第一功能层以及对应覆盖在第一功能层上的第二功能层。请参阅图5a,图5a是图2l中的三维存储器件在沟道孔处的俯视示意图)，其中第一功能层包括沿围绕于沟道孔30的中心轴线oo’的方向上相互隔开的多个子电荷捕获层50a(图2k中示出)，第二功能层包括沿围绕于中心轴线oo’的方向上相互隔开的多个子沟道层70a。三维存储器件100还包括位于多个子沟道层70a的内表面且填充沟道
孔30的介质层90。
78.具体的，请参阅图3a～图3c，沟道孔30的形状可以有多种，图3a～图3c分别是三种沟道孔的俯视示意图，如图3a和3b所示，沟道孔30在平行于衬底10的平面(xy)方向上的形状可以是四叶形或者三叶形。如图3c所示，还可以是星形。如图3a～3c所示，沟道孔30在xy平面上具有多个交替连接的凸出部a与凹进部b，多个交替连接的凸出部a与凹进部b围绕于沟道孔30的中心轴线oo’分布。沟道孔30的平面形状可先通过设计掩模版的图案来自由定义，之后再通过光刻和刻蚀工艺在堆叠结构20中形成对应的具体的结构。请继续参阅图2b,沟道孔的内壁300包括沟道孔30与栅极层(牺牲层21)交错的第一交界面301和沟道孔30与绝缘层22交错的第二交界面302，第一交界面301和第二交界面302交替连接。
79.其中，请参阅图2c,沟道孔30与栅极层交错的第一交界面301上设置有凹槽31，使得沟道孔30在栅极层处的孔径大于在绝缘层22处的孔径。请参阅图5a，第一功能层还包括阻挡层40，进一步的，请参阅图2d和图2f，阻挡层40位于凹槽31的表面，各子电荷捕获层50a位于阻挡层40的内表面并填充于凹槽31，沟道孔30与绝缘层22交错的第二交界面302沿z方向与各子电荷捕获层50a的内表面平齐。第二功能层位于凸出部a处，第二功能层还包括沿围绕于中心轴线oo’向上相互隔开的多个子隧穿层60a，各子隧穿层60a和各子沟道层70a贯穿沟道孔30，且依次层叠覆盖在第二交界面302以及各子电荷捕获层50a的内表面上。
80.请参阅图5b，本发明实施例提供另一种三维存储器件在沟道孔处的俯视示意图，与图5a中的三维存储器件100相比，区别在于阻挡层40也在凹进部b处被隔开，从而使得第一功能层包括沿围绕于沟道孔30的中心轴线oo’的方向上相互隔开的多个子阻挡层40a。
81.请参阅图5c，本发明实施例提供另一种三维存储器件在沟道孔处的俯视示意图，与图5a中的三维存储器件100相比，区别在于图5c中的三维存储器件100中未设置凹槽31，因此，阻挡层40和子电荷捕获层50a依次覆盖在沟道孔30的内表面300上。
82.请参阅图5d，本发明实施例还提供另一种三维存储器件在沟道孔处的俯视示意图，如图5d所示，第一功能层和第二功能层均位于凸出部a处。第一功能层还包括沿围绕于中心轴线oo’的方向上相互隔开的多个子阻挡层40a，各子阻挡层40a和各子电荷捕获层50a贯穿沟道孔30，且依次层叠覆盖在沟道孔30的内表面300上。第二功能层还包括沿围绕于中心轴线oo’的方向上相互隔开的多个子隧穿层60a，各子隧穿层60a和各子沟道层70a贯穿沟道孔30，且各子隧穿层60a和各子沟道层70a依次层叠覆盖在各子电荷捕获层50a的内表面上。另外，基于沟道孔30的形状的变化，使得三维存储器件100还可以呈现如图5e和图5f所示出的形状。
83.本发明提供的三维存储器件及其制造方法，通过在围绕于沟道孔的中心轴线的方向上形成相互隔开的多个子电荷捕获层和多个子沟道层，由于相互隔开的多个子沟道层可以形成多条存储串，一个子沟道层位于一个存储串中，因此不需要增加堆栈的层数就可以提高存储密度，同时，相互隔开的多个子电荷捕获层可以避免相邻存储串之间发生串扰现象，使得三维存储器件的可靠性得到提高。
84.除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效替换形成的技术方案，均落在本发明要求的保护范围。
85.综上所述，虽然本发明已将优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润
饰，因此本发明的保护范围以权利要求界定的范围为准。