一种锑化物半导体器件及其制备方法与流程

1.本发明涉及半导体制造领域，特别是涉及一种锑化物半导体器件及其制备方法。


背景技术：

2.锑化物半导体是晶格常数集中在6.1埃附近的半导体材料，由于多样的带隙分布使得锑化物可以组成多种异质结构，应用于光电和射频等不同领域。在锑化物红外激光器、探测器、高电子迁移率晶体管等结构的外延环节，一般选择晶格常数与锑化物外延结构较为匹配的insb、gasb或者inp衬底，但以上衬底普遍存在价格昂贵，稳定性差的问题。
3.目前集成工艺发展成熟的硅衬底价格便宜，但与锑化物之间存在较大的晶格失配，且锑化物生长在硅衬底上会产生反相畴缺陷，优化硅衬底上锑化物结构的生长质量不但可以降低外延成本，还可以使得锑化物结构集成到目前市面上应用广泛的硅基光路系统中，从而进一步降低系统成本，成为相关市场发展的解决方案。
4.因此，如何提升锑化物外延层与硅衬底的兼容性，减轻反相畴缺陷，提升锑化物外延层的生长质量，就成了现有技术中亟待解决的问题。


技术实现要素：

5.本发明的目的是提供一种锑化物半导体器件及其制备方法，以解决现有技术中升锑化物外延层与硅衬底的兼容性差，反相畴缺陷严重的问题。
6.为解决上述技术问题，本发明提供一种锑化物半导体器件，由下至上依次包括硅基衬底、图形化缓冲层、三维柱状缓冲层及锑化物结构层；
7.所述图形化缓冲层包括图形化排列的凸起基座，所述三维柱状缓冲层的柱状结构依托所述凸起基座生长；
8.所述柱状结构在所述三维柱状缓冲层的顶部互相连接形成二维结晶面，所述锑化物结构层生长于所述二维结晶面上。
9.可选地，在所述的锑化物半导体器件中，还包括低温缓冲层；
10.所述低温缓冲层设置于所述硅基衬底及所述图形缓冲层之间。
11.可选地，在所述的锑化物半导体器件中，所述低温缓冲层的生长温度比所述低温缓冲层的材料的最适生长温度低100摄氏度至400摄氏度，包括端点值。
12.可选地，在所述的锑化物半导体器件中，所述低温缓冲层的厚度范围为20纳米至120纳米，包括端点值。
13.可选地，在所述的锑化物半导体器件中，所述低温缓冲层、所述图形化缓冲层及所述三维柱状缓冲层的材料相同。
14.可选地，在所述的锑化物半导体器件中，所述硅基衬底的晶向为[100]、[110]或[111]中任一个，且方向偏角的范围为4度至8度，包括端点值。
[0015]
可选地，在所述的锑化物半导体器件中，所述三维柱状缓冲层的厚度范围为5微米至10微米，包括端点值。
[0016]
一种锑化物半导体器件的制备方法，包括：
[0017]
在硅基衬底上生长晶格过渡缓冲层；
[0018]
对所述晶格过渡缓冲层进行图形化处理，得到包括复数凸起基座的图形化缓冲层；
[0019]
在所述图形化缓冲层上生长柱状结构，得到三维柱状缓冲层；其中，所述三维柱状缓冲层的顶部互相连接形成二维结晶面；
[0020]
在所述二维结晶面上生长锑化物结构层，得到所述锑化物半导体器件。
[0021]
可选地，在所述的锑化物半导体器件的制备方法中，所述在所述图形化缓冲层上生长柱状结构，得到三维柱状缓冲层包括：
[0022]
在所述图形化缓冲层上生长柱状结构，直至相邻的所述柱状结构的顶端的横向间隙小于预设值；
[0023]
对所述柱状结构进行退火循环，直至相邻的所述柱状结构的顶端互相连接形成所述二维结晶面；其中，所述退火循环为将所述柱状结构循环置于所述柱状结构的最适生长温度中及退火温度中。
[0024]
可选地，在所述的锑化物半导体器件的制备方法中，所述退火温度的温度比所述柱状结构的最适生长温度高200摄氏度至400摄氏度，包括端点值。
[0025]
本发明所提供的锑化物半导体器件，由下至上依次包括硅基衬底、图形化缓冲层、三维柱状缓冲层及锑化物结构层；所述图形化缓冲层包括图形化排列的凸起基座，所述三维柱状缓冲层的柱状结构依托所述凸起基座生长；所述柱状结构在所述三维柱状缓冲层的顶部互相连接形成二维结晶面，所述锑化物结构层生长于所述二维结晶面上。本发明的柱状结构在所述图形化缓冲层的基础上生长，生长过程中柱状结构之间的间隙会随着生长的横向延伸而减小，最后消失，联结为所述二维结晶面，所述二维结晶面上具有规律的凸起和凹陷，可以有效缓解晶格失配应力、热应力，并缓解锑化物生长在硅基衬底上的反相畴缺陷问题，得到有源区结晶质量高的锑化物半导体器件，且本发明中的缓冲层结构组分简单，在mocvd中生长完成即可，不需要高精度控制的mbe生长方法，降低缓冲层生长的成本。本发明同时还提供了一种具有上述有益效果的锑化物半导体器件的制备方法。
附图说明
[0026]
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]
图1为本发明提供的锑化物半导体器件的一种具体实施方式的结构示意图；
[0028]
图2、图3分别为本发明提供的锑化物半导体器件不同具体实施方式的图形化缓冲层的俯视示意图；
[0029]
图4为本发明提供的锑化物半导体器件的另一种具体实施方式的结构示意图；
[0030]
图5为本发明提供的锑化物半导体器件的制备方法的一种具体实施方式的流程示意图。
具体实施方式
[0031]
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0032]
本发明的核心是提供一种锑化物半导体器件，其一种具体实施方式的结构示意图如图1所示，称其为具体实施方式一，由下至上依次包括硅基衬底10、图形化缓冲层20、三维柱状缓冲层30及锑化物结构层40；
[0033]
所述图形化缓冲层20包括图形化排列的凸起基座21，所述三维柱状缓冲层30的柱状结构依托所述凸起基座21生长；
[0034]
所述柱状结构在所述三维柱状缓冲层30的顶部互相连接形成二维结晶面31，所述锑化物结构层40生长于所述二维结晶面31上。
[0035]
其中，所述硅基衬底10的晶向为[100]、[110]或[111]中任一个，且方向偏角的范围为4度至8度，包括端点值，如4.0度、5.0度或8.0度中的任一个。在上述范围内可以极大缓解非极性的硅基衬底10上外延极性iii-v族材料(即所述锑化物)引起的反相畴缺陷问题。
[0036]
另外，所述三维柱状缓冲层30的厚度范围为5微米至10微米，包括端点值，如5.0微米、7.6微米或10.0微米中的任一个。在上述范围内可达到较好的结构强度与反相畴缺陷效果。
[0037]
所述图形化缓冲层20的厚度范围为1微米至3微米，包括端点值，如1.0微米、2.0微米或3.0微米中的任一个，生长方法包括但不限于mocvd，所述凸起基座21可包括方形基座或圆形基座中的至少一种，如图2及图3所示，图2为所述凸起基座21全部为圆形基座的情况，图3为所述凸起基座21全部为方形基座的情况，当然，也可以多种形状的基座在所述图形化缓冲层20内混编。
[0038]
所述凸起基座21的尺寸举例可为1μm
×
1μm～4μm
×
4μm(方形)，或直径1μm～4μm(圆形)，相邻所述凸起基座21的间隙范围为0.5微米至1.5微米，包括端点值，如0.5微米、1.1微米或1.5微米中任一个。
[0039]
本发明所提供的锑化物半导体器件，由下至上依次包括硅基衬底10、图形化缓冲层20、三维柱状缓冲层30及锑化物结构层40；所述图形化缓冲层20包括图形化排列的凸起基座21，所述三维柱状缓冲层30的柱状结构依托所述凸起基座21生长；所述柱状结构在所述三维柱状缓冲层30的顶部互相连接形成二维结晶面31，所述锑化物结构层40生长于所述二维结晶面31上。本发明的柱状结构在所述图形化缓冲层20的基础上生长，生长过程中柱状结构之间的间隙会随着生长的横向延伸而减小，最后消失，联结为所述二维结晶面31，所述二维结晶面31上具有规律的凸起和凹陷，可以有效缓解晶格失配应力、热应力，并缓解锑化物生长在硅基衬底10上的反相畴缺陷问题，得到有源区结晶质量高的锑化物半导体器件，且本发明中的缓冲层结构组分简单，在mocvd中生长完成即可，不需要高精度控制的mbe生长方法，降低缓冲层生长的成本。
[0040]
在具体实施方式一的基础上，进一步对缓冲层做改进，得到具体实施方式二，其结构示意图如图4所示，由下至上依次包括硅基衬底10、图形化缓冲层20、三维柱状缓冲层30及锑化物结构层40；
[0041]
所述图形化缓冲层20包括图形化排列的凸起基座21，所述三维柱状缓冲层30的柱状结构依托所述凸起基座21生长；
[0042]
所述柱状结构在所述三维柱状缓冲层30的顶部互相连接形成二维结晶面31，所述锑化物结构层40生长于所述二维结晶面31上；
[0043]
还包括低温缓冲层；
[0044]
所述低温缓冲层设置于所述硅基衬底10及所述图形缓冲层之间。
[0045]
本具体实施方式与前文的具体实施方式相比，还进一步对缓冲层做出改进，具体地，是在所述图形缓冲层及所述硅基衬底10之间添设所述低温缓冲层。
[0046]
所述低温缓冲层的生长温度比所述低温缓冲层的材料的最适生长温度低100摄氏度至400摄氏度，包括端点值，如100.0摄氏度、263.1摄氏度或400.0摄氏度中的任一个；所述最适生长温度为所述低温缓冲层的材料生长最快的温度，可根据实际操作中的实验数据或相关人员的经验确定，可根据实际情况做改变。
[0047]
同时，所述低温缓冲层的厚度范围为20纳米至120纳米，包括端点值，如20.0纳米、89.4纳米或120.0纳米中的任一个。
[0048]
所述低温缓冲层为晶格常数介于硅基衬底10和锑化物外延结构(也即所述锑化物结构层40)之间的单质或二元化合物，如ge、gaas、alsb、gasb等。在非优化条件下(也即生长温度并非最适生长温度)生长的原因是得到本身聚集缺陷的缓冲层，使得由硅基衬底10和上层缓冲层之间晶格失配引起的应力尽早释放，达到缺陷集中在低温缓冲层中的目的。
[0049]
作为一种优选实施方式，所述低温缓冲层、所述图形化缓冲层20及所述三维柱状缓冲层30的材料相同；进一步减少缺陷的产生，提高外延层质量，当然，在其他没有所述低温缓冲层的具体实施方式中，所述图形化缓冲层20及所述三维柱状缓冲层30的材料也可以相同用以减少缺陷。
[0050]
本发明还提供了一种锑化物半导体器件的制备方法，其一种具体实施方式的流程示意图如图5所示，称其为具体实施方式三，包括：
[0051]
s101：在硅基衬底10上生长晶格过渡缓冲层。
[0052]
s102：对所述晶格过渡缓冲层进行图形化处理，得到包括复数凸起基座21的图形化缓冲层20。
[0053]
s103：在所述图形化缓冲层20上生长柱状结构，得到三维柱状缓冲层30；其中，所述三维柱状缓冲层30的顶部互相连接形成二维结晶面31。
[0054]
s104：在所述二维结晶面31上生长锑化物结构层40，得到所述锑化物半导体器件。
[0055]
所述锑化物结构层40可以是insb pin红外探测器常规结构、type-ii sl红外探测器常规结构，gasb量子阱激光器常规结构和inas/alsb高电子迁移率晶体管常规结构。以上结构一般在mbe中生长，mbe中生长速率慢，因此可将下层的较厚缓冲层在mocvd中完成可以提高生长速率，降低生长成本，该设计方案可以在采用所述硅基衬底10的条件下保证上层锑化物器件结构有源区高的结晶质量，完成缓解反相畴缺陷，晶格失配缺陷和热失配翘曲的目标。
[0056]
本具体实施方式中的锑化物半导体器件的制备方法与前文中的锑化物半导体器件互相对应，具体技术细节及改进可参考前文内容。
[0057]
作为一种优选实施方式，所述在所述图形化缓冲层20上生长柱状结构，得到三维
柱状缓冲层30包括：
[0058]
a1：在所述图形化缓冲层20上生长柱状结构，直至相邻的所述柱状结构的顶端的横向间隙小于预设值。
[0059]
具体地，所述横向间隙的预设值的范围为10纳米～90纳米，包括端点值，如10.0纳米、56.3纳米或90.0纳米之间的任一个。
[0060]
a2：对所述柱状结构进行退火循环，直至相邻的所述柱状结构的顶端互相连接形成所述二维结晶面31；其中，所述退火循环为将所述柱状结构循环置于所述柱状结构的最适生长温度中及退火温度中。
[0061]
更进一步地，所述退火温度的温度比所述柱状结构的最适生长温度高200摄氏度至400摄氏度，包括端点值。所述退火循环中的每个周期维持4～10分钟，方法为将材料由最适生长温度创口快速升高200～400℃，保持一段时间快速下降至生长温度，如此往复循环5～10个周期，即可使所述三维柱状缓冲层30的顶部互相连接形成二维结晶面31。
[0062]
本发明所提供的锑化物半导体器件的制备方法，包括在硅基衬底10上生长晶格过渡缓冲层；对所述晶格过渡缓冲层进行图形化处理，得到包括复数凸起基座21的图形化缓冲层20；在所述图形化缓冲层20上生长柱状结构，得到三维柱状缓冲层30；其中，所述三维柱状缓冲层30的顶部互相连接形成二维结晶面31；在所述二维结晶面31上生长锑化物结构层40，得到所述锑化物半导体器件。本发明的柱状结构在所述图形化缓冲层20的基础上生长，生长过程中柱状结构之间的间隙会随着生长的横向延伸而减小，最后消失，联结为所述二维结晶面31，所述二维结晶面31上具有规律的凸起和凹陷，可以有效缓解晶格失配应力、热应力，并缓解锑化物生长在硅基衬底10上的反相畴缺陷问题，得到有源区结晶质量高的锑化物半导体器件，且本发明中的缓冲层结构组分简单，在mocvd中生长完成即可，不需要高精度控制的mbe生长方法，降低缓冲层生长的成本。
[0063]
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
[0064]
需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0065]
以上对本发明所提供的锑化物半导体器件及其制备方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。