技术特征：
1.一种wat测试结构，其特征在于，包括：多个三区阵列单元，所述三区阵列单元包括具有第一掺杂类型的输入区和输出区以及具有第二掺杂类型的基区；所述基区分隔所述输入区与所述输出区，多个所述三区阵列单元的输入区和输出区之间具有不同的间隔尺寸；所述输入区接收电压输入信号，所述输出区输出电压输出信号；多个电压检测阵列单元，所述电压检测阵列单元与所述三区阵列单元一一对应，所述电压检测阵列单元接收所述电压输出信号并根据所述电压输出信号的大小输出对应的电流输出信号。2.根据权利要求1所述的一种wat测试结构，其特征在于，所述第一掺杂类型为n型且所述第二掺杂类型为p型，或者，所述第一掺杂类型为p型且所述第二掺杂类型为n型。3.根据权利要求1所述的一种wat测试结构，其特征在于，多个不同的所述间隔尺寸的最大值为所述输入区与所述基区间pn结的耗尽层宽度的最大预估值，多个不同的所述间隔尺寸的最小值为所述输入区与所述基区间pn结的耗尽层宽度的最小预估值。4.根据权利要求3所述的一种wat测试结构，其特征在于，所述三区阵列单元的数量为n个，n为大于1的整数，多个所述间隔尺寸呈等差数列，其公差为所述耗尽层宽度的最大预估值与最小预估值的差值除以n-1。5.根据权利要求1所述的一种wat测试结构，其特征在于，所述电压检测阵列单元为mos管，所述mos管的源区和漏区具有第一掺杂类型，多个所述mos管与多个所述三区阵列单元一一对应。6.根据权利要求5所述的一种wat测试结构，其特征在于，所述三区阵列单元的输出区与所述mos管的栅极相连，多个所述三区阵列单元的输入区相连作为所述wat测试结构的总输入端，多个所述mos管的源区相连作为所述wat测试结构的总输出端，在多个所述mos管的漏区施加mos管输入电压。7.根据权利要求6所述的一种wat测试结构，其特征在于，所述三区阵列单元的输入区与所述mos管的漏区相连，所述wat测试结构的总输入端的输入电压同时作为所述mos管输入电压。8.根据权利要求5所述的一种wat测试结构，其特征在于，所述三区阵列单元的输入区与所述mos管的漏区或源区相连，多个所述三区阵列单元的输入区相连作为所述wat测试结构的总输入端，多个所述mos管的源区或漏区相连作为所述wat测试结构的总输出端，在多个所述mos管的栅极施加mos管开关电压。9.根据权利要求1所述的一种wat测试结构，其特征在于，所述三区阵列单元制备于半导体衬底上，所述三区阵列单元通过通孔结构与所述电压检测阵列单元相连；所述输入区与所述通孔结构之间，以及所述输出区与所述通孔结构之间还形成有第一掺杂类型的重掺区。10.一种wat测试方法，其特征在于，包括如下步骤：提供如权利要求1至9任一项所述的wat测试结构；在多个所述三区阵列单元的输入区施加同一电压输入信号；根据所述电流输出信号判断多个所述三区阵列单元中已导通的所述输入区与所述基区间pn结的数量为m；
多个所述三区阵列单元中间隔尺寸最小的m个所述三区阵列单元中具有的最大间隔尺寸为所述耗尽层宽度的推算最小值；多个所述三区阵列单元中间隔尺寸最小的m+1个所述三区阵列单元中具有的最大间隔尺寸为所述耗尽层宽度的推算最大值。
技术总结
本发明提供了一种WAT测试结构和方法，WAT测试结构包括：多个三区阵列单元，三区阵列单元包括具有第一掺杂类型的输入区和输出区以及具有第二掺杂类型的基区；基区分隔输入区与输出区，多个三区阵列单元的输入区和输出区之间具有不同的间隔尺寸；输入区接收电压输入信号，输出区输出电压输出信号；多个电压检测阵列单元，电压检测阵列单元与三区阵列单元一一对应，电压检测阵列单元接收电压输出信号并根据电压输出信号的大小输出对应的电流输出信号。本发明通过设置具有不同间隔尺寸的输入区和输出区，通过施加同一电压输入信号，判断PN结已导通的三区阵列单元的数量并表征PN结的耗尽层宽度范围。耗尽层宽度范围。耗尽层宽度范围。
技术研发人员：张炜虎 仇峰 王珊珊
受保护的技术使用者：上海积塔半导体有限公司
技术研发日：2022.03.31
技术公布日：2022/8/8