包括硅通孔（TSV）结构的图像感测装置的制作方法

包括硅通孔（tsv）结构的图像感测装置
技术领域
1.本专利文档中公开的技术和实现方式总体上涉及包括硅通孔(tsv)结构的图像感测装置。


背景技术：

2.在电子装置中使用图像传感器以将光图像转换成电信号。随着汽车、医疗、计算机和通信行业的发展，在诸如数码相机、摄像机、个人通信系统(pcs)、视频游戏控制台、监视相机、医疗微相机、机器人等的各种电子装置中对高度集成的、更高性能的图像传感器的需求已经快速增加。
3.为了实现要求的分辨率和高速操作，图像传感器制造商正在开发多层图像传感器，该多层图像传感器包括层叠在下层上的上层和将上层和下层的电路彼此电连接的硅通孔(tsv)结构。


技术实现要素：

4.所公开的技术的各个实施方式涉及一种具有提高的可靠性的包括硅通孔(tsv) 结构的图像感测装置。
5.根据所公开的技术的实施方式，该图像感测装置可以包括：第一基板，其包括第一前表面和与第一前表面相对的第一后表面；第一层间绝缘层，其被设置在第一前表面下方并且被构造为包括第一互连件；第二基板，其包括第二前表面和与第二前表面相对的第二后表面；第二层间绝缘层，其被设置在第二前表面上方和第一层间绝缘层下方，以与第一层间绝缘层接触，并且被构造为包括第二互连件；第一硅通孔(tsv)，其被设置在通过贯穿第一基板和第一层间绝缘层并且通过蚀刻第二层间绝缘层的一部分而形成的通孔中，并且被构造为将第一互连件电连接到第二互连件；以及钝化层，其被构造为覆盖第一tsv。第一tsv的上端位于比第一后表面低的高度处。
6.根据所公开的技术的另一实施方式，一种图像感测装置可以包括第一结构、与第一结构的前表面接触的第二结构以及硅通孔(tsv)。第一结构可以包括第一基板和第一层间绝缘层，第一基板被构造为包括通过入射光的转换生成像素信号的多个单位像素，并且第一层间绝缘层被构造为覆盖第一基板并且包括传输像素信号的第一互连。第二结构可以包括第二基板和第二层间绝缘层，第二基板被构造为具有通过处理像素信号来生成图像的电子元件，并且第二层间绝缘层被构造为覆盖第二基板并且包括将像素信号传输到电子元件的第二互连件。硅通孔(tsv)可以将第一互连电连接到第二互连件。在第一结构的后表面处，tsv的端部可以位于比第一基板的表面低的高度处。
7.应当理解，前面的一般描述和所公开的技术的以下详细描述都是说明性和解释性的，并且旨在提供对所要求保护的本公开的进一步解释。
附图说明
8.图1是例示基于所公开的技术的一些实现方式的图像感测装置的示例的框图。
9.图2是示意性地例示基于所公开的技术的一些实现方式的图像感测装置的示例结构的立体图。
10.图3是例示用于基于所公开的技术的一些实现方式的用于图2所示的图像感测装置中的第一结构的平面布置结构的示例的平面图。
11.图4是例示基于所公开的技术的一些实现方式的沿着图3所示的线x-x’截取的第一结构的示例的截面图。
12.图5是例示基于所公开的技术的一些实现方式的图4所示的硅通孔(tsv)焊盘的平面结构的示例的图。
13.图6a至图6g是例示基于所公开的技术的一些实施方式的用于形成图4所示的第一tsv结构的方法的示例的截面图。
具体实施方式
14.本专利文档提供了包括硅通孔(tsv)结构的图像感测装置的实现方式和示例，所述包括硅通孔(tsv)结构的图像感测装置可以用于基本上解决一个或更多个技术问题或工程问题并且减轻一些其它图像感测装置中遇到的限制或缺点。所公开的技术的一些实现方式提出包括具有提高的可靠性的硅通孔(tsv)结构的图像感测装置的设计。所公开的技术提供了可以通过防止硅通孔(tsv)结构暴露于基板外部来提高可靠性(例如，该类型的可靠性可以通过使用带偏置的温度湿度(thb)测试来测量) 的图像感测装置的各种实现方式。
15.现在将详细参照某些实施方式，在附图中例示了这些实施方式的示例。尽可能地，贯穿附图，相同的附图标记用于指代相同或相似的部件。在以下描述中，将省略对本文中所并入的相关已知配置或功能的详细描述以避免使主题模糊。
16.在下文中，将参照附图描述各个实施方式。然而，应当理解，所公开的技术不限于具体实施方式，而是包括实施方式的各种修改、等同物和/或替代物。所公开的技术的实施方式可以提供能够通过所公开的技术直接或间接地识别的各种效果。
17.图1是例示基于所公开的技术的一些实现方式的图像感测装置的框图。
18.参照图1，图像感测装置可以包括像素阵列10、行驱动器20、相关双采样器(cds) 30、模数转换器(adc)40、输出缓冲器50、列驱动器60以及定时控制器70。图1 中所示的图像感测装置的组件仅作为示例进行讨论，并且本专利文档包括许多其它改变、替换、变型、变更和修改。在本专利文档中，词语“像素”可以用于指示被构造为检测入射光以生成承载入射光中的图像的电信号的图像感测像素、以及被构造为生成用于计算图像之间的相位差的第二电信号的相位检测像素。
19.像素阵列10可以包括按行和列排列的多个单位像素。在一个示例中，多个单位像素可以被布置为包括行和列的二维(2d)像素阵列。在另一示例中，多个单位像素可以被布置为三维(3d)像素阵列。多个单位像素可以以单位像素或像素群为基础将光信号转换成电信号，其中像素群中的单位像素共享至少某些内部电路。多个单位像素可以包括多个图像像素和多个相位检测像素。图像像素中的每一个可以生成用作与要捕获的目标对象相对应的电信号的图像信号。
20.像素阵列10可以从行驱动器20接收驱动信号(例如，行选择信号、复位信号、发送(或传输)信号等)。在接收到驱动信号时，单位像素可以被激活以执行与行选择信号、复位信号和传输信号相对应的操作。
21.行驱动器20可以基于由控制器电路(诸如定时控制器70)提供的控制信号来激活像素阵列10以对对应行中的单位像素执行某些操作。在一些实现方式中，行驱动器20可以选择布置在像素阵列10的一行或更多行中的一个或更多个像素群。行驱动器20可以生成行选择信号以从多个行当中选择一行或更多行。行驱动器20可以针对布置在被选行中的单位像素依次启用复位信号和传输信号。由布置在被选行中的单位像素生成的像素信号可以输出到相关双采样器(cds)30。
22.相关双采样器(cds)30可以使用相关双采样来去除单位像素的不期望的偏移值。在一个示例中，相关双采样器(cds)30可以通过对在感测节点(即，浮置扩散(fd)节点)中累积由入射光生成的光电荷之前和之后所获得的(单位像素的) 像素信号的输出电压进行比较，来去除单位像素的不期望的偏移值。因此，cds 30 可以获得仅由入射光生成的像素信号而不引起噪声。在一些实现方式中，在从定时控制器70接收到时钟信号时，cds 30可以依次采样并保持提供至像素阵列10的多条列线中的每条列线的参考信号和像素信号的电压电平。也就是说，cds 30可以对与像素阵列10的每一列相对应的像素信号和参考信号的电压电平进行采样和保持。在一些实现方式中，cds 30可以基于来自定时控制器70的控制信号，将每一列的像素信号和参考信号作为相关双采样(cds)信号传输给adc 40。
23.adc 40用于将从cds 30接收到的模拟cds信号转换成数字信号。在一些实现方式中，adc 40可以被实现为斜坡比较型adc。模数转换器(adc)40可以将从定时控制器70接收到的斜坡信号与从cds 30接收到的cds信号进行比较，并且因此可以输出指示斜坡信号和cds信号之间的比较结果的比较信号。模数转换器 (adc)40可以响应于从定时控制器70接收到的斜坡信号而对比较信号的电平转换时间进行计数，并且可以将指示所计数的电平转换时间的计数值输出到输出缓冲器 50。
24.输出缓冲器50可以基于定时控制器70的控制信号来临时存储从adc 40提供的基于列的图像数据。从adc 40接收到的图像数据可以基于定时控制器70的控制信号而临时存储在输出缓冲器50中。输出缓冲器50可以提供接口以补偿图像感测装置与其它装置之间的数据速率差或传输速率差。
25.列驱动器60可以在从定时控制器70接收到控制信号时选择输出缓冲器50的列，并且依次输出临时存储在输出缓冲器50的被选列中的图像数据。在一些实现方式中，在从定时控制器70接收到地址信号时，列驱动器60可以基于地址信号生成列选择信号，可以使用列选择信号选择输出缓冲器50的列，并且可以控制从输出缓冲器50 的被选列接收到的图像数据作为输出信号输出。
26.定时控制器70可以生成用于控制行驱动器20、adc 40、输出缓冲器50和列驱动器60的操作的信号。定时控制器70可以向行驱动器20、列驱动器60、adc 40 和输出缓冲器50提供图像感测装置的相应组件的操作所需的时钟信号、用于定时控制的控制信号以及用于选择行或列的地址信号。在一些实现方式中，定时控制器70 可以包括逻辑控制电路、锁相环(pll)电路、定时控制电路、通信接口电路等。
27.图2是示意性地例示基于所公开的技术的一些实现方式的图像感测装置的示例结
构的立体图。图3是例示基于所公开的技术的一些实现方式的用于图2中所示的图像感测装置中的第一结构的平面布置结构的示例的平面图。
28.参照图2和图3，图像感测装置可以包括第一结构100、第二结构200和硅通孔 (tsv)结构300。这里，每个结构可以指示多层结构的层。因此，多个结构可以彼此层叠以形成多层图像感测装置。
29.第一结构100可以层叠并设置在第二结构200上方。第一结构100可以包括其中形成有图1所示的像素阵列10的像素区域(pr)和位于像素区域(pr)外部的第一连接区域(cr1)。像素区域(pr)可以设置在第一结构100的中央部分处。像素区域(pr)可以包括按行和列排列的多个单位像素(px)。每个单位像素(px)可以包括光电转换元件、滤色器、微透镜、多个像素晶体管。第一连接区域(cr1)可以包括硅通孔(tsv)结构300，硅通孔(tsv)结构300用于将第一结构100和第二结构200彼此电连接，或者用于将第一结构100和第二结构200电连接到外部装置。第一结构100可以包括形成在像素区域(pr)和第一连接区域(cr1)中的诸如金属互连件(例如，金属接合线)的互连件。第一结构100的互连件可以电联接到单位像素(px)和tsv结构300。
30.第二结构200可以包括逻辑区域(lr)和第二连接区域(cr2)，逻辑区域(lr) 中形成有图1所示的行驱动器20、cds 30、adc 40、输出缓冲器50、列驱动器60 和定时控制器70，第二连接区域(cr2)位于逻辑区域(lr)外部。逻辑区域(lr) 可以设置在第二结构200的中央部分处。逻辑区域(lr)可以包括生成控制信号以控制单位像素(px)的操作并且通过处理从单位像素(px)输出的像素信号而生成图像的电子元件(例如，晶体管)。第二连接区域(cr2)可以形成为与第一连接区域(cr1)垂直交叠。tsv结构300的一部分可以形成在第二连接区域(cr2)中。第二结构200可以包括形成在逻辑区域(lr)和第二连接区域(cr2)中的互连件。第二结构200的互连件可以电联接到电子元件和tsv结构300，使得由第二结构200 支撑的电路和由第一结构100支撑的光电转换元件电联接，以允许光电转换元件在捕获入射光中的图像时的电控制和操作。
31.tsv结构300可以包括第一tsv结构(tsv1)、第二tsv结构(tsv2)和电极焊盘(pad)。
32.第一tsv结构(tsv1)可以将形成在第一连接区域(cr1)中的互连件电连接到形成在第二结构200的第二连接区域(cr2)中的互连件。例如，第一tsv结构 (tsv1)可以在电联接到形成于第一连接区域(cr1)中的互连件的同时在垂直方向上完全贯穿第一连接区域(cr1)。另一方面，第一tsv结构(tsv1)可以仅贯穿第二连接区域(cr2)的一些区域，以使得第一tsv结构(tsv1)的下端可以联接到形成于第二连接区域(cr2)中的互连件。这里，第一tsv结构(tsv1)可以以 tsv的上端形成为比第一结构100的半导体基板的顶表面低预定深度或更大的方式形成，使得tsv被通孔(也称为过孔)的内表面和钝化层包围。稍后将更详细地描述上述第一tsv结构(tsv1)的结构。
33.第二tsv结构(tsv2)可以电联接到形成于第一连接区域(cr1)中的互连件，或者可以电联接到形成于第一连接区域(cr1)中的互连件或形成于第二连接区域 (cr2)中的互连件。例如，第二tsv结构(tsv2)可以贯穿第一结构100的半导体基板，并且第二tsv结构(tsv2)的下端可以电联接到形成于第一连接区域(cr1) 中的互连件。另选地，第二tsv结构(tsv2)可以在电联接到形成于第一连接区域 (cr1)中的互连件的同时贯穿第一连接区域(cr1)，并且第二tsv结构(tsv2) 的下端可以延伸到第二连接区域(cr2)，使得第二tsv结构
(tsv2)的下端可以联接到形成于第二连接区域(cr)中的互连件。第二tsv结构(tsv2)的上端可以联接到电极焊盘(pad)。
34.为了在第一结构100(和/或第二结构200)与外部装置之间形成电连接，电极焊盘(pad)可以在第一连接区域(cr1)中形成在第一基板111的后表面处，并且可以电联接到第二tsv结构(tsv2)。
35.在一些实现方式中，第一tsv结构(tsv1)可以用于将第一连接区域(cr1) 的互连件电连接到第二连接区域(cr2)的互连件，而不连接到电极焊盘(pad)。第二tsv结构(tsv2)可以联接到电极焊盘(pad)，并且可以用于将像素区域(pr) 和逻辑区域(lr)电连接到外部装置。
36.第一tsv结构(tsv1)可以形成在第二tsv结构(tsv2)所形成的区域与像素区域(pr)之间，但不限于此。
37.图4是例示基于所公开的技术的一些实现方式的沿着图3所示的线x-x’截取的第一结构100的示例的截面图。
38.参照图4，第一结构100可以包括第一基板层110和第一互连层120。
39.第一基板层110可以包括第一基板111、光电转换元件112、钝化层113、滤色器 114、栅格结构115、微透镜116和像素晶体管117。
40.第一基板111可以包括第一前表面和与第一前表面相对的第一后表面。第一基板 111的第一后表面可以是光入射在其上的光接收表面，并且可以形成为具有单位像素 (px)的滤色器114和微透镜116。第一基板111的第一前表面可以形成为具有像素晶体管117，并且可以与第一互连层120接触。也就是说，图像感测装置可以是指背照式(bsi)图像感测装置。第一基板111可以包括半导体基板。例如，第一基板111 可以是体硅基板或绝缘体上硅(soi)基板。另选地，第一基板111可以由形成在基础基板上方的外延层形成。
41.光电转换元件112可以形成在像素区域(pr)中的第一基板111中，并且可以通过经由第一基板111的第一后表面接收的入射光的光电转换来生成光电荷。光电转换元件112可以与入射光的增加量成比例地生成光电荷。光电转换元件112可以包括光电二极管、光电晶体管、光电门、钉扎光电二极管、有机光电二极管、量子点或其组合，但是所公开的技术不限于此。
42.钝化层113可以共形地形成在像素区域(pr)的第一基板111上方，并且可以形成在硅通孔(tsv)312上方以填充第一连接区域(cr1)的通孔。钝化层113可以在像素区域(pr)内操作为用于使形成在第一基板111的第一后表面处的不平坦表面平坦化的平坦化层。钝化层113可以包括氧化硅、氮化硅、氮氧化硅或它们的组合中的至少一种。
43.滤色器114可以形成在像素区域(pr)中的钝化层113上方。滤色器114可以布置为与单位像素相对应，并且可以过滤来自入射光中的可见光。滤色器114可以包括以拜耳图案布置的红色滤色器、绿色滤色器或蓝色滤色器。另选地，滤色器114可以包括黄色滤色器、品红色滤色器和青色滤色器。另外，滤色器114还可以包括白色滤色器。
44.栅格结构115可以形成在滤色器114之间，并且可以防止相邻滤色器之间的串扰。
45.微透镜116可以形成于滤色器114上方。微透镜116可以布置为与单位像素相对应。每个微透镜116可以形成为凸形，并且可以具有预定曲率半径(roc)以将入射光会聚到光电转换元件112上。每个微透镜116可以包括透光树脂。
46.像素晶体管117可以形成于第一基板111的第一前表面处，使得像素晶体管117 分别联接到第一互连件124。像素晶体管117可以被形成为与像素区域(pr)中的单位像素(px)相对应。像素晶体管117可以生成与由对应单位像素(px)的光电转换元件112生成的电荷量相对应的像素信号，并且可以通过第一互连件124输出像素信号。从像素区域(pr)输出的像素信号可以通过第一互连件124、tsv 312和第二互连件224传输到逻辑区域(lr)的逻辑晶体管214。像素晶体管117可以包括传输晶体管、复位晶体管、源极跟随器晶体管和选择晶体管。像素晶体管117可以分别联接到第一互连件124。
47.第一互连层120可以形成在第一基板111的第一前表面下方，并且可以形成为与第二结构200的第二互连层220接触。第一互连层120可以包括第一层间绝缘层122 和形成在第一层间绝缘层122中的第一互连件124。
48.在像素区域(pr)和第一连接区域(cr1)中，第一层间绝缘层122可以包括设置在像素晶体管117、第一tsv结构(tsv1)和第一互连件124之间的绝缘材料。第一层间绝缘层122可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。
49.第一互连件124可以在像素区域(pr)和第一连接区域(cr1)内形成在第一层间绝缘层122中，并且可以将像素晶体管117电连接到第一tsv结构(tsv1)。另外，第一互连件124可以将像素区域(pr)内的像素晶体管117电互连，或者可以将第二tsv结构(tsv2)电连接到单位像素(px)。第一互连件124可以以多层结构形成。
50.在多个第一互连件124当中，与第一tsv结构(tsv1)接触的互连件126可以形成为如图5所示的其中开口127形成在其中央处的环形焊盘(例如，tsv焊盘) 形状。尽管为了便于描述而在图4中仅示出了第一tsv结构(tsv1)，但是其它实现方式也是可能的，应当注意，第一互连件124也可以根据需要电联接到第二tsv 结构(tsv2)。
51.第二结构200可以包括第二基板层210和第二互连层220。
52.第二基板层210可以包括第二基板212和多个逻辑晶体管214。
53.第二基板212可以包括第二前表面和与第二前表面相对的第二后表面。第二基板 212的第二前表面可以是形成有逻辑晶体管的表面，并且可以与第二互连层220接触。第二基板212可以包括诸如第一基板的半导体基板。
54.逻辑晶体管214可以形成于第二基板212的第二前表面处，使得逻辑晶体管214 可以联接到第二互连件224。逻辑晶体管214可以生成控制信号以控制单位像素(px) 的操作，并且可以处理从单位像素(px)输出的像素信号，从而形成图像。例如，逻辑晶体管214可以包括被配置为构造图1所示的行驱动器20、cds 30、adc 40、输出缓冲器50、列驱动器60和定时控制器70的晶体管。逻辑晶体管214可以形成在第二基板212的逻辑区域(lr)中。逻辑晶体管214可以通过第一互连件124、 tsv 312和第二互连件224接收像素信号。
55.第二互连层220可以形成在第二基板212的第二前表面上方，并且可以形成为与第一结构100的第一互连层120接触。第二互连层220可以包括第二层间绝缘层222 和形成在第二层间绝缘层222中的第二互连件224。
56.在逻辑区域(lr)和第二连接区域(cr2)中，第二层间绝缘层222可以包括设置在逻辑晶体管214、第一tsv结构(tsv1)和第二互连件224之间的绝缘材料。第二层间绝缘层222可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。
57.第二互连件224可以在逻辑区域(lr)和第二连接区域(cr2)中的每一个内形成在
第二层间绝缘层222中，并且可以将逻辑晶体管214电连接到第一tsv结构(tsv1)。另外，第二互连件224可以在逻辑区域(lr)内将逻辑晶体管214彼此电连接，或者可以将第二tsv结构(tsv2)电连接到逻辑晶体管214。第二互连件 224可以以多层结构形成。在第二互连件224当中，与第一tsv结构(tsv1)的下端接触的互连件225可以形成为比其它互连件厚。尽管为了便于描述而在图4中仅示出第一tsv结构(tsv1)，但第二互连件224也可以联接到第二tsv结构(tsv2)。
58.第一tsv结构(tsv1)可以包括tsv 312、钝化层314和侧壁绝缘层316。
59.tsv 312可以包括诸如铜(cu)或钨(w)之类的金属，并且可以将形成在第一互连层120中的互连件(tsv焊盘)126电连接到形成在第二互连层220中的互连件 225。例如，可以贯穿第一基板111和第一层间绝缘层122以暴露第一连接区域(cr1) 中的tsv焊盘126，并且可以蚀刻第二层间绝缘层222的一部分以暴露第二连接区域(cr2)中的互连件225，从而形成通孔318。金属材料可以形成为共形地沿着通孔318的内表面(例如，侧表面和底表面)延伸，从而形成tsv 312。通孔318可以包括上通孔318u和下通孔318l。在一个示例中，上通孔318u指示通孔318的上部，并且下通孔318l指示下部通孔318l。在一些实现方式中，上通孔318u可以被形成为从第一基板111的第一后表面到tsv焊盘126具有恒定尺寸(宽度)，并且下通孔 318l可以形成为从tsv焊盘126的开口127到互连件225在宽度上逐渐减小的形状。因此，硅通孔(tsv)312可以形成为在具有空的内部空间的同时其上部区域形成为具有恒定宽度并且其下部区域形成为在宽度上逐渐减小的杯形形状。在一些实现方式中，硅通孔(tsv)312可以包括沿着通孔318的内表面形成的薄层，从而在硅通孔 (tsv)312上方留下空的空间。在一些实现方式中，可以形成基于所公开的技术的一些实现方式的tsv 312，以使得tsv 312的上端形成为比第一基板111的第一后表面低。
60.钝化层314可以形成为覆盖tsv 312。例如，钝化层314可以形成在tsv 312 上方以填充通孔318。钝化层314可以包括与像素区域(pr)的钝化层113相同的材料。在这种情况下，钝化层113可以与钝化层314的形成同时形成。钝化层314可以包括能够防止湿气或湿度渗透的疏水材料。
61.在一些实现方式中，由于tsv 312的上端形成为比第一基板111的第一后表面低，所以tsv 312可以形成在通孔318的内表面上并且由钝化层314覆盖，以使得tsv312被通孔318的内表面和钝化层314包围。因此，可以更安全地保护tsv 312免受外部湿气或温度变化的影响。
62.侧壁绝缘层316可以在上通孔318u内形成在tsv 312的外侧壁处。侧壁绝缘层 316可以包括被构造为将tsv 312和像素区域(pr)在第一基板111内彼此电隔离的绝缘层，而不需要第一基板111中的附加隔离结构。
63.尽管为了便于描述，图4仅例示了第一tsv结构(tsv1)，但是第二tsv结构 (tsv2)的除了tsv的上端被形成为在第一基板111的第一后表面上方延伸以使得 tsv的上端电联接到导电焊盘(pad)的特征之外的其余部分被形成为具有与第一 tsv结构(tsv1)相同的结构。例如，第二tsv结构(tsv2)的tsv可以按照如下方式形成：金属材料沿着通孔的内表面共形地形成，并且可以在tsv上方形成钝化层以填充通孔(例如，在通孔中形成tsv之后剩余的空闲空间)。在这种情况下，第二tsv结构(tsv2)的tsv和钝化层可以由与第一tsv结构(tsv1)的tsv 312 和钝化层314相同的材料形成，并且可以通过同一工序与第一tsv结构
(tsv1)的tsv312和钝化层314一起形成。
64.图6a至图6g是例示基于所公开的技术的一些实现方式的用于形成图4中所示的第一tsv结构100的方法的示例的截面图。
65.参照图6a，在将第一结构100和第二结构200接合以使得第一层间绝缘层122和第二层间绝缘层222彼此接触之后，从第一基板111的第一后表面起蚀刻第一基板111和第一层间绝缘层122，直到暴露出tsv焊盘126，从而形成上通孔318u。
66.上通孔318u可以被形成为从第一基板111的第一后表面到tsv焊盘126具有恒定尺寸(宽度)，并且tsv焊盘126的开口127可以被设置在上通孔318u的底表面的中央部分处。
67.参照图6b，可以在第一基板111的第一后表面和上通孔318u的内表面上方设置绝缘层(未示出)。随后，可以对绝缘层执行毯式蚀刻工艺，使得绝缘层仅保留在上通孔318u的侧壁处。以此方式，形成侧壁绝缘层316。
68.参照图6c，使用tsv焊盘126作为蚀刻掩模来蚀刻第一层间绝缘层122和第二层间绝缘层222，直到互连件225暴露在外部，从而形成下通孔318l。例如，在第一层间绝缘层122和第二层间绝缘层222中的每一个中，可以蚀刻位于tsv焊盘126的开口127下方的区域以形成下通孔318l。
69.参照图6d，可以沿着第一基板111的第一后表面、上通孔318u的内表面和下通孔318l的内表面形成tsv的导电层313(以下称为tsv导电层)。在一些实现方式中，tsv导电层313可以包括诸如铜(cu)或钨(w)之类的金属。
70.参照图6e，可以在下通孔318l和上通孔318u中形成牺牲层315，以使得下通孔318l完全填充有牺牲层315，并且上通孔318u部分地填充有牺牲层315。例如，在下通孔318l和上通孔318u中的形成在tsv导电层313上方的空闲空间中，牺牲层可以形成为填充下通孔318l中的形成在tsv导电层313上方的空闲空间并且填充上通孔318u中的空闲空间的下部。上通孔318u中的空闲空间的上部保留为空，并且因此暴露上通孔318u的上部处的tsv导电层313。牺牲层315可以包括光刻胶层。
71.参照图6f，去除上通孔318u的上部处的暴露的tsv导电层313以形成tsv312。
72.参照图6g，去除牺牲层315以在tsv312上方形成空闲空间，并且可以在tsv312上方形成钝化层314以填充tsv312上方的空闲空间。以这种方式，通孔318完全填充有tsv312和钝化层314，使得tsv312被通孔318的内表面和钝化层314包围。钝化层314可以被形成为在第一后表面上方延伸，使得第一基板111的第一后表面可以被钝化层314覆盖。钝化层314可以包括与像素区域(pr)的钝化层113相同的材料。在一些实现方式中，钝化层113可以与钝化层314一起形成。钝化层314可以包括能够防止湿气或湿度渗透的疏水材料。
73.如从以上描述中显而易见的，基于所公开的技术的一些实现方式的图像感测装置可以通过防止硅通孔(tsv)结构被暴露在基板外部来提高可靠性，诸如可以通过使用带偏置的温度湿度(thb)测试来测量的可靠性。
74.尽管已经描述了多个示例性实施方式，但是应当理解，可以基于本专利文档中描述和/或例示的内容来设计所公开的实施方式和其它实施方式的各种修改或增强。
75.相关申请的交叉引用
76.本专利文档要求于2021年9月14日提交的韩国专利申请no.10-2021-0122400的优先权和权益，该韩国专利申请通过引用整体并入本文中，作为本专利文档的公开内容的
一部分。