micro led显示芯片及其制备方法
技术领域
1.本发明属于micro-led制造技术领域，具体涉及一种micro led显示芯片及其制备方法。
背景技术：2.虚拟现实/增强现实（vr/ar）等各种新兴的应用对显示器提出了更高的要求，目前lcd和oled显示技术已经难以满足新兴应用的要求。
3.micro-led又称微型发光二极管，是具有多个单像素元件的微型led阵列，阵列中的led像素点距离在100纳米-100微米量级，每一个led像素点都能自发光。由于同等面积的芯片上可以获得更高的集成数量，极大地提高了micro-led的光电转换效率，可以实现低能耗或高亮度的显示器设计。
4.传统的micro-led，通过刻蚀掉连续的功能性外延层来得到多个完全隔离的功能性像素点，但相邻的像素点之间的光串扰现象严重，随着像素点的进一步缩小，这个问题变得更加严重。
技术实现要素：5.发明目的：本发明的目的在于提供一种micro led显示芯片，通过在led单元非出光侧设置反射层，提高发光效率；本发明的另一目的在于提供上述micro led显示芯片的制备方法。
6.技术方案：为实现上述发明目的，本发明的micro led显示芯片，包括：基板，包括驱动电路和与所述驱动电路电性连接的多个第一触点；多个led单元，位于所述基板上且阵列排布，所述led单元通过对应的所述第一触点单独被驱动；所述led单元具有出光面以及与所述出光面连接的侧面；钝化层，包括位于所述出光面上的第一钝化层和位于所述侧面上的第二钝化层，所述第一钝化层与所述第二钝化层一体连接；反射层，通过执行干法刻蚀形成于所述第二钝化层上。
7.在一些实施例中，所述反射层仅形成于所述第二钝化层上，所述反射层覆盖在所述第二钝化层上；所述反射层与所述第一钝化层不接触。
8.在一些实施例中，有源层具体可以为多量子阱结构，用于限制电子和空穴载流子到量子阱区域，当电子和空穴发生复合后，载流子发生辐射复合后将发射出光子，把电能转化为光能。
9.在一些实施例中，所述led单元为微型发光二极管，所述led单元呈阵列排布。
10.在一些实施例中，所述侧面相对于所述出光面倾斜或垂直。
11.在一些实施例中，所述led单元包括通过刻蚀led外延层形成的台阶结构，所述台阶结构包括第一掺杂型半导体层、第二掺杂型半导体层和位于两者之间的有源层，所述台
阶结构至少使相邻的led单元的第二掺杂型半导体层相互断开且电隔离；所述出光面位于所述第二掺杂型半导体层上且位于所述台阶结构顶端。
12.在一些实施例中，包括键合层，所述键合层位于所述基板和所述led单元之间；相邻所述led单元的第一掺杂型半导体层一体连接；所述第一触点位于相邻的所述led单元之间，所述第一触点与对应的所述led单元的第二掺杂型半导体层电性连接。
13.在一些实施例中，包括键合层，所述键合层位于所述基板和所述led单元之间；所述台阶结构使相邻所述led单元的第一掺杂型半导体层彼此断开且电隔离；所述第一触点位于对应的所述led单元下方，所述第一触点与对应的第一掺杂型半导体层电性连接。
14.在一些实施例中，包括电极层，所述电极层位于所述钝化层上；所述钝化层还包括位于相邻所述led单元间隙处的第三钝化层，所述第三钝化层与所述第二钝化层一体连接；所述第一钝化层上具有露出所述第二掺杂型半导体层的第一开孔；所述第三钝化层上具有露出所述第一触点的第二开孔；所述电极层通过所述第二开孔和所述第一开孔将所述第一触点和对应的所述第二掺杂型半导体层电性连接。
15.在一些实施例中，包括电极层，所述电极层位于所述第一钝化层上；所述第一钝化层上具有露出所述第二掺杂型半导体层的第一开孔；所述电极层通过第一开孔与所述第二掺杂型半导体层电性连接，相邻led单元的所述第二掺杂型半导体层通过所述电极层互相电连接，形成公共电极。
16.在一些实施例中，键合层用于键合led单元与驱动电路，键合方式包括粘合剂键合、金属到金属键合、金属氧化物键合、晶圆到晶圆键合等。
17.在一些实施例中，所述第一掺杂型半导体层和第二掺杂型半导体层可以包括基于ii-vi材料诸如znse或zno或iii-v材料诸如gan、aln、inn、ingan、gap、alingap、algaas及其合金的一个或多个层。
18.在一些实施例中，所述第一钝化层、第二钝化层和第三钝化层一体成型并包覆所述led单元的台阶结构的周向。
19.在一些实施例中，电极层用于连接led单元和基板，并实现单独驱动的功能。
20.在一些实施例中，所述基板是硅基cmos驱动基板或薄膜场效应管驱动基板。
21.在一些实施例中，所述反射层为金属反射层或分布式布拉格反射层。
22.在一些实施例中，所述led单元的尺寸为0.1~5微米。led单元呈周期性排布，相邻所述像素点的间距为1~10微米。
23.在一些实施例中，micro led显示芯片的制备方法，包括：提供基板，所述基板包括驱动电路和与所述驱动电路电性连接的多个第一触点；提供led单元，所述led单元阵列排布且位于所述基板上，通过所述第一触点单独被驱动；所述led单元具有出光面以及与所述出光面连接的侧面；形成钝化层，所述钝化层位于所述led单元上，包括位于所述出光面上的第一钝化层、位于所述侧面上的与所述第一钝化层一体连接的第二钝化层以及位于相邻的led单元之间的第三钝化层，所述第三钝化层与相邻led单元的第二钝化层一体连接；
形成反射层，所述反射层位于所述钝化层上，然后执行干法刻蚀，仅保留所述第二钝化层上的所述反射层，并露出所述第一钝化层以及所述第三钝化层。
24.在一些实施例中，所述led单元包括通过刻蚀led外延层形成的台阶结构，所述台阶结构包括第一掺杂型半导体层、第二掺杂型半导体层和位于两者之间的有源层；所述台阶结构至少使相邻的led单元的第二掺杂型半导体层相互断开且电隔离；所述出光面位于所述第二掺杂型半导体层上且位于所述台阶结构顶端。
25.在一些实施例中，所述提供led单元的步骤，包括：提供衬底，所述衬底上设置有led外延层；将所述基板与所述led外延层键合，在所述基板和所述led外延层之间形成键合层；移除所述衬底；将所述led外延层刻蚀成所述台阶结构，且相邻led单元之间的所述第一掺杂型半导体层一体连接；所述第一触点位于相邻的led单元之间，所述led单元的第二掺杂型半导体层与对应的所述第一触点电性连接使所述led单元能够被单独驱动。
26.在一些实施例中，所述提供led单元的步骤，包括：提供衬底，所述衬底上设置有led外延层；将所述基板与所述led外延层键合，在所述基板和所述led外延层之间形成键合层；移除所述衬底；将所述led外延层刻蚀成所述台阶结构，且相邻led单元之间的所述第一掺杂型半导体层彼此断开且电隔离；刻蚀所述键合层使相邻所述led单元之间的所述键合层彼此断开；所述第一触点位于对应所述led单元下方，所述第一掺杂型半导体层与所述第一触点通过键合层电性连接使所述led单元能够被单独驱动。
27.在一些实施例中，所述led单元的第二掺杂型半导体层与对应的所述第一触点电性连接使所述led单元能够被单独驱动的步骤中，包括：在所述led单元的钝化层上设置电极层；在所述第一钝化层上设置用于露出所述第二掺杂型半导体层的第一开孔以及在所述第三钝化层上设置用于露出第一触点的第二开孔，所述电极层通过所述第二开孔和所述第一开孔将所述第一触点和对应的所述第二掺杂型半导体层电性连接。
28.在一些实施例中，所述第一掺杂型半导体层与所述第一触点通过键合层电性连接使所述led单元能够被单独驱动的步骤中，包括：在所述钝化层的第一钝化层上设置用于露出所述第二掺杂型半导体层的第一开孔；在所述led单元的钝化层上设置电极层；所述电极层通过第一开孔与所述第二掺杂型半导体层电性连接且相邻led单元的所述第二掺杂型半导体层通过所述电极层互相电连接，形成公共电极。
29.在一些实施例中，所述反射层通过金属溅射形成金属反射层结构。
30.在一些实施例中，所述反射层通过电子束蒸镀形成分布式布拉格反射层结构。
31.在一些实施例中，所述干法刻蚀为物理性干法刻蚀。
32.在一些实施例中，所述物理性干法刻蚀的刻蚀气体包括ar或he。
33.在一些实施例中，所述干法刻蚀对所述第一钝化层以及所述第三钝化层上的反射层的刻蚀速度比对所述第二钝化层上的反射层的刻蚀速度快至少一倍。
34.有益效果：与现有技术相比，本发明的micro led显示芯片包括：基板，包括驱动电路和与驱动电路电性连接的多个第一触点；多个led单元，位于基板上且阵列排布，led单元通过对应的第一触点单独被驱动；led单元具有出光面以及与出光面连接的侧面；钝化层，包括位于出光面上的第一钝化层和位于侧面上的第二钝化层，第一钝化层与第二钝化层一体连接；反射层，通过执行干法刻蚀形成于第二钝化层上。每个像素点由驱动电路单独控制，可实现独立工作，在像素点的侧面形成反射层，避免相邻像素点之间光串扰，提高出光效率。
35.本发明的micro led显示芯片的制备方法，包括：提供基板，基板包括驱动电路和与驱动电路电性连接的多个第一触点；提供led单元，led单元阵列排布且位于基板上，通过第一触点单独被驱动；led单元具有出光面以及与出光面连接的侧面；形成钝化层，钝化层位于led单元上，包括位于出光面上的第一钝化层、位于侧面上的与第一钝化层一体连接的第二钝化层以及位于相邻的led单元之间的第三钝化层，第三钝化层与相邻led单元的第二钝化层一体连接；形成反射层，反射层位于钝化层上，然后执行干法刻蚀，仅保留第二钝化层上的反射层，并露出第一钝化层以及第三钝化层。本发明采用干法刻蚀工艺能够成功在小尺寸像素点的侧壁形成形貌良好的反射层，解决了传统刻蚀工艺针对小尺寸像素点难以加工反射层的问题，大幅降低工艺难度和成本。
附图说明
36.下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
37.图1示出了根据本技术的一些实施方式的第一micro led显示芯片的顶视图；图2示出了根据本技术的一些实施方式的第一micro led显示芯片的a-a’方向截面示意图；图3示出了根据本技术的一些实施方式的第二micro led显示芯片的示意图；图4示出了根据本技术的一些实施方式的基板和衬底的a-a’方向截面示意图；图5示出了根据本技术的一些实施方式的键合层和导电层的结构示意图；图6示出了根据本技术的一些实施方式的键合过程示意图；图7示出了根据本技术的一些实施方式的led外延层键合至基板后所得结构的a-a’方向截面示意图；图8示出了根据本技术的一些实施方式的刻蚀mesa阵列后所得结构的a-a’方向截面示意图；图9示出了根据本技术的一些实施方式的刻蚀mesa阵列后所得结构的顶视图；图10示出了根据本技术的一些实施方式的设置第二开孔后所得结构的a-a’方向截面示意图；
图11示出了根据本技术的一些实施方式的形成钝化层后所得结构的a-a’方向截面示意图；图12示出了根据本技术的一些实施方式的形成反射层后所得结构的a-a’方向截面示意图；图13示出了根据本技术的一些实施方式的刻蚀反射层后所得结构的a-a’方向截面示意图；图14示出了根据本技术的一些实施方式的设置第一开孔后所得结构的a-a’方向截面示意图；图15示出了根据本技术的一些实施方式的形成电极层后所得结构的a-a’方向截面示意图；附图标记：100-第一micro led显示芯片，101-基板，102-键合层，103-第一掺杂型半导体层，104-第二掺杂型半导体层，105-有源层，106-钝化层，107-电极层，108-led单元，109-第一触点，110-第一开孔，111-第二开孔，112-衬底，113-导电层，114-反射层，115-出光面，116-侧面，117-第二触点，118-led外延层，200-第二micro led显示芯片，1061-第一钝化层，1062-第二钝化层，1063-第三钝化层。
具体实施方式
38.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
39.本发明的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，本发明中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
40.通常，可以至少部分地根据上本发明的用法来理解术语。例如，本发明所使用的术语“一个或多个”至少部分地取决于上本发明，可以用于以单数形式描述任何部件、结构或特征，或者可用于以复数形式描述部件、结构或特征的组合。类似地，诸如“一”、“一个”或“该”的术语也可以至少部分地取决于上本发明理解为传达单数用法或传达复数用法。另外，术语“基于
…”
可以理解为不一定旨在传达一组排他的因素，而是至少部分地取决于上本发明可以代替地允许存在不一定必须明确描述的附加因素。
41.应容易理解，本发明中的“在
…
上”、“在
…
之上”和“在
…
上面”的含义应该以最广义的方式解释，使得“在
…
上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”，并且“在某物之上”或“在某物上面”不仅意味着“在某物之上”或“在某物上面”的含义，而且也包括不存在两者之间的中间部件或层的“在某物之上”或“在某物上面”的含义。
42.此外，为了便于描述，本发明中可能使用诸如“在
…
下面”、“在
…
之下”、“下部”、“在
…
之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向旋转90
°
或以其他定向，并且在本发明中使用的空间相对描述语可以被同样地相应地解释。
43.本发明中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。
44.本发明中“上”、“下”位置关系分别与附图2中的上、下方对应，附图2中上方为出光方向，led单元108的上表面为出光面115，led单元108与出光面115相邻的是侧面116，这里的侧面116为本说明书的“非出光侧”。
45.本发明中使用的术语基板是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外，基板可以包括各种各样的半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地，基板可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片。进一步可替选地，基板可以具有在其中形成的半导体装置或电路。
46.本发明中使用的“微型”led、“微型”装置是指根据本技术的实施方式的某些装置或结构的描述性尺寸。本文中使用的术语“微型”装置或结构旨在表示100纳米至100微米的规模。然而，应明白，本发明的实施方式不一定限于此，并且实施方式的某些方面可以适用于更大的以及可能更小的尺寸规模。
47.本发明的实施例描述了micro led显示芯片以及用于制造该器件的方法。本发明的micro led显示芯片使用micro-led（micro light-emitting diode，微型发光二极管结构），微型发光二极管的尺寸缩小到100纳米至100微米。在micro-led中，micro-led阵列高度集成，阵列中的micro-led的led单元的距离进一步缩小至5微米量级。micro-led的显示方式是将5微米尺寸甚至更小尺寸的micro-led连接到驱动面板上，实现对每个micro-led放光亮度的精确控制。本发明的制造方法，适用于micro-led结构，实现在微小尺寸micro led显示芯片的制备。
48.在一些实施例中，为了制造微型led显示器，将led外延层118键合到接收基板101。基板101例如可以是但不限于包括cmos（complementary metal oxide semiconductor），互补金属氧化物半导体背板或tft玻璃基板的显示基板。然后，led外延层118在基板101上形成led单元108。在一些实施例中，功能外延层被部分地图案化/蚀刻，并且允许保留薄的连续功能层和键合层102以避免潜在的功能性像素剥离。另外，本技术中的制造方法可以进一步减少功能性像素的侧壁物理损伤，减少作为led单元108的发光区域的量子阱结构的损坏，并改善功能性像素的光学和电学性质。
49.在一些实施例中，本发明中的led单元108的结构可以是共阴极的或者共阳极的或者各自独立的。
50.图1示出了一些实施方式的第一micro led显示芯片100结构的顶视图，图2示出了图1中沿a-a’的第一micro led显示芯片100结构的截面图。第一micro led显示芯片100结构包括基板101和至少两个led单元108。led单元108设置在基板101上；钝化层106形成在led单元108上；反射层114形成在钝化层106上，并位于led单元108的侧面；电极层107形成在钝化层106和反射层114上，并分别与led单元108和基板101接触。
51.在一些实施例中，基板101可以包括半导体材料，诸如硅、碳化硅、氮化家、锗、砷化镓、磷化钴。在一些实施例中，基板101可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片。在一些实施例中，基板101可以具有在其中形成的驱动电路，并且基板101可以是cmos背板或tft玻璃基板。驱动电路将电信号提供给led单元108以控制亮度。在一些实施例中，驱动电路可以包括有源矩阵驱动电路，其中，每个单独的led单元108都相应于独立的驱动器。
52.参见图2，led单元108包括第一掺杂型半导体层103和第二掺杂型半导体层104；led单元108包括出光面115及与出光面115相邻的侧面116；键合层102形成在基板101上，第一掺杂型半导体层103形成在键合层102上，第二掺杂型半导体层104形成在第一掺杂型半导体层103上。在一些实施例中，第一掺杂型半导体层103为连续的功能层结构，将第二掺杂型半导体层104进行图案化，或者对第二掺杂型半导体层104进行刻蚀形成台面结构，或者对第二掺杂型半导体层104进行离子注入，形成led单元108。在一些实施例中，每个led单元108的第一掺杂型半导体层103和第二掺杂型半导体层104之间形成有源层105。在一些实施例中，有源层105为多量子阱层mqw，电子和空穴在量子阱区域复合产生光子，实现发光。
53.参见图2，led单元108的侧面116相对于出光面115倾斜，倾斜的角度以实际工艺中的设定为准，因此每个led单元108为梯形结构并组成梯形led单元阵列，梯形侧壁有助于提高led单元108的发光效率，这主要是因为梯形的侧壁能够反射光线并将其重新反射回光提取侧壁。在一些实施例中，led单元108的侧面116也可以相对于出光面115垂直，使得led单元108为垂直侧边的结构。
54.在一些实施例中，相邻led单元108之间的第一掺杂型半导体层103一体连接，第一掺杂型半导体层103为阳极，第二掺杂型半导体层104为阴极，采用共阳极结构，即第一掺杂型半导体层103为连续的功能层结构，第一掺杂型半导体层103跨多个led单元108延伸并形成这些led单元108的公共阳极，将第二掺杂型半导体层104部分进行图案化或者对第二掺杂型半导体层104进行刻蚀形成台阶，不同led单元108的第二掺杂型半导体层104之间电隔离，因而每个led单元108都可以具有与其他单元不同的电压水平的阴极。在一些实施例中，跨led单元108延伸的第一掺杂型半导体层103可以相对的薄，通过在各个led单元108上的具有连续的第一掺杂型半导体层103，基板101与多个led单元108之间的键合区域不仅限于第二掺杂型半导体层104下方的区域，还延伸至各个led单元108之间的区域，因此通过设置连续的第一掺杂型半导体层103，使键合层102的面积增大。因此增强了基板101与多个led单元108之间的键合强度，并且可以降低第一micro led显示芯片100结构剥离的风险。
55.在一些实施例中，基板101上设置有用于驱动电路连接的第一触点109，第一触点109位于相邻的led单元108之间，led单元108的第二掺杂型半导体层104与对应的第一触点109电性连接使led单元108能够被单独驱动；led单元108为微型发光二极管，每个led单元108都被不同的驱动电路独立驱动，每个led单元108可独立工作。
56.在一些实施例中，第一掺杂型半导体层103和第二掺杂型半导体层104可以包括基
于ii-vi材料（诸如znse或zno）或iii-v材料（诸如gan、aln、inn、ingan、gap、alingap、algaas及其合金）中的一个或多个。在一些实施例中，第一掺杂型半导体层103为p型氮化镓，第二掺杂型半导体层104为n型氮化镓。
57.键合层102是形成在基板101上以键合基板101和led单元108的粘合材料层。在一些实施例中，键合层102可以包括导电材料，诸如金属或金属合金。在一些实施例中，键合层102可以包括au、sn、in、cu或ti。在一些实施例中，键合层102可以包括非导电材料，诸如聚酰亚胺pi、聚二甲基硅氧烷pdms。在一些实施例中，键合层102可以包括光刻胶，诸如su-8光刻胶。
58.参见图2，在第二掺杂型半导体层104和第一掺杂型半导体层103的一部分上设置钝化层106。钝化层106用于保护和隔离led单元108。钝化层106包括第一钝化层1061、第二钝化层1062和第三钝化层1063；第一钝化层1061通过第二钝化层1062与第三钝化层1063连接；第一钝化层1061形成于第二掺杂型半导体层104上，并位于led单元108的出光面115上；第二钝化层1062形成于第二掺杂型半导体层104上，并位于led单元108的侧面116；第三钝化层1063形成于第一掺杂型半导体层103上，位于相邻的led单元108之间并将led单元108连接。在一些实施例中，钝化层106可以包括sio2、a12o3、sin或其它合适的材料。在一些实施例中，钝化层106包括聚酰亚胺、su-8光刻胶或其他可光图案化的聚合物。
59.如图2所示，反射层114形成在第二钝化层1062上，能够将led单元108中有源层105四处散射的光经过反射层114的反射从出光面115射出。在一些实施例中，反射层114的一端与第一钝化层1061平齐，反射层114的另一端与第三钝化层1063接触。在一些实施例中，反射层114为金属反射层，金属反射层包括ag、al或多层金属。在一些实施例中，反射层114包括布拉格反射层。
60.参见图2，在露出第二掺杂型半导体层104的第一钝化层1061上形成第一开孔110，并且在露出第一触点109的第三钝化层1063上形成第二开孔111，在第一开孔110和第二开孔111上形成电极层107，电极层107与第二掺杂型半导体层104和第一触点109电连接。在一些实施例中，第一开孔110位于每个led单元108的中心处，并且第二开孔111位于相邻led单元108的间隙处。在一些实施例中，电极层107可以是导电材料，诸如铟锡氧化物ito、cr、ti、pt、au、a1、cu、ge或ni。
61.图3示出了一些实施方式的第二micro led显示芯片200结构的截面图。第二micro led显示芯片200包括基板101和多组led单元108。led单元108设置在基板101上；钝化层106形成在led单元108上；反射层114形成在钝化层106上，并位于led单元108的侧面116；电极层107形成在钝化层106上，并分别与led单元108的第二掺杂型半导体层104电性连接。
62.参见图3，led单元108包括第一掺杂型半导体层103和第二掺杂型半导体层104；键合层102形成在基板101上，第一掺杂型半导体层103形成在键合层102上，第二掺杂型半导体层104形成在第一掺杂型半导体层103上。在一些实施例中，每个led单元108的第一掺杂型半导体层103和第二掺杂型半导体层104之间形成有源层105如：mqw。在一些实施例中，第一掺杂型半导体层103为阳极，第二掺杂型半导体层104为阴极，第一掺杂型半导体层103部分进行图案化或者对第一掺杂型半导体层103进行刻蚀形成台面结构，不同led单元108的第一掺杂型半导体层103之间电隔离，因而每个led单元108都可以具有与其他单元不同的电压水平的阳极。每个led单元108的阳极由基板101上的一个第一触点109驱动。
63.参见图3，第一触点109位于每个led单元108下方，相邻led单元108之间的所述第一掺杂型半导体层103彼此断开且电隔离，相邻led单元108之间的有源层105电隔离，键合层102通过刻蚀使相邻led单元之间不能通过键合层电连接，相邻led单元108之间的第二掺杂型半导体层104不连接，相邻led单元108之间的第二掺杂型半导体层104一体连接并连接至基板101上的第二触点117上。电极层107通过第一开孔110与第二掺杂型半导体层104电性连接，相邻led单元108的第二掺杂型半导体层104通过电极层107电连接并通过电极层107连接至基板101上的第二触点117上，第一触点109与led单元108的第一掺杂型半导体层103电性连接，使led单元108能够被单独驱动。
64.图4至图15示出了第一micro led显示芯片100结构制备过程中不同阶段的截面图。
65.参见图4，图4示出了基板101和衬底112的a-a’方向截面示意图；其中，（a）表示基板101，（b）表示衬底112；提供基板101，在基板101中形成驱动电路，并且驱动电路包括第一触点109；再提供衬底112，在衬底112上形成led外延层118，并且该led外延层118包括第一掺杂型半导体层103、第二掺杂型半导体层104和有源层105。
66.在一些实施例中，基板101是硅基cmos背板或薄膜场效应管。硅基cmos以硅为材料的芯片，在一些实施例中，衬底112是半导体材料，如硅、氮化镓等，或者衬底112是非导电材料，如蓝宝石或玻璃。在一些实施例中，第一掺杂型半导体层103为p型氮化镓，第二掺杂型半导体层104为n型氮化镓。
67.参见图5，其中，（a）表示在衬底112的led外延层118上形成导电层113，（b）表示在基板101上形成键合层102。
68.在一些实施例中，键合层102可以包括导电材料，诸如金属或金属合金。在一些实施例中，键合层102可以包括au、sn、in、cu或ti。在一些实施例中，键合层102可以包括非导电材料，诸如聚酰亚胺pi、聚二甲基硅氧烷pdms。在一些实施例中，键合层102可以包括光刻胶，诸如su-8光刻胶。在一些实施例中，导电层113通过沉积方式制备。
69.参见图6，衬底112上的led外延层118翻转并通过键合层102和导电层113键合至基板101上，然后从led外延层118将衬底112移除。
70.在一些实施例中，键合层102可以包括一个或多个层结构，完成键合后，键合层102和导电层113可以被统称为一层。在一些实施例中，衬底112移除方法包括但不限于激光剥离、干法刻蚀、湿法刻蚀、机械抛光等。
71.参见图7，对翻转后的led外延层118进行减薄操作，减薄操作包括干法刻蚀、湿法刻蚀或者机械抛光。
72.参见图8和图9，按照图形化掩膜设计mesa图形，去除第二掺杂型半导体层104的一部分以露出第一掺杂型半导体层103，形成功能化的台阶结构，例如可以作为led单元108；led单元108呈阵列分布，如图9中的4
×
4阵列。
73.在一些实施例中，去除第二掺杂型半导体层104的深度以第一掺杂型半导体层103可以达到的预定义厚度为准，第一掺杂型半导体层103保留在基板101上；保留的第一掺杂型半导体层103在水平方向上连续，在制备成形后，每个led单元108中的第二掺杂型半导体层104可以被电隔离，并且相邻的led单元108之间的第一掺杂型半导体层103可以被电连接。在一些实施例中，去除方式包括干法刻蚀或湿法刻蚀。
74.参见图10，去除led单元108之间的部分第一掺杂型半导体层103，露出第一触点109。led单元108上包括出光面115和与出光面115相邻的侧面116。在一些实施例中，去除方式包括干法刻蚀或湿法刻蚀。
75.参见图11，在led单元108上形成钝化层106，钝化层106包括第一钝化层1061、第二钝化层1062和第三钝化层1063，第一钝化层1061通过第二钝化层1062与第三钝化层1063相连；第一钝化层1061形成在第二掺杂型半导体层104上，位于led单元108的出光面115，第二钝化层1062形成在第二掺杂型半导体层104上，位于led单元108的侧面116；第三钝化层1063形成在露出的第一掺杂型半导体层103和第一触点109上。钝化层106可以对led单元108进行保护。在一些实施例中，钝化层106通过化学气相沉积形成。
76.参见图12，在钝化层106上形成反射层114，反射层114能够将led外延层118中有源层105四处散射的光经过反射层114的反射等从出光面射出，提高发光效率，且防止相邻led单元108之间发生光串扰。在一些实施例中，反射层114通过金属蒸发、金属溅射、电子束蒸镀或化学气相沉积的方式形成。
77.参见图13，执行干法刻蚀，去除部分反射层114，露出led单元108出光面上的第一钝化层1061以及led单元108之间的第三钝化层1063，仅保留第二钝化层1062上的反射层114。
78.在一些实施例中，干法刻蚀为物理性干法刻蚀，物理性干法刻蚀的刻蚀气体包括氩气（ar）或氦气（he），采用ar或he的原因在于ar或he不与反射层114发生反应。在一些实施例中，物理性干法刻蚀是指利用辉光放电将气体离成带正电的离子，再利用偏压将离子加速，溅击在被刻蚀物的表面而将被刻蚀物的原子击出的过程，物理性刻蚀的具有非常好的方向性，可获得接近垂直的刻蚀轮廓，参见图13，由于led单元108为台阶结构，因此位于第一钝化层1061和第三钝化层1063上的反射层114相对于位于第二钝化层1062上的反射层114而言是平整设置的，这符合物理性刻蚀对方向的要求；在物理性刻蚀过程中，由于离子是全面均匀地溅射在反射层114上，因此物理性刻蚀对第一钝化层1061以及第三钝化层1063上的反射层114的刻蚀速度比对第二钝化层1062上的反射层114的刻蚀速度快至少一倍，所以位于第一钝化层1061和第三钝化层1063上的反射层114会优先被刻蚀，但由于反射层114为非挥发性物质，因此这些被刻蚀的反射层114会二次沉积在led单元108的侧面116，导致第二钝化层1062上的反射层114加厚，并增强反光效果。
79.在一些实施例中，执行干法刻蚀是因为其具有方向性，刻蚀速率与晶体的方向有关，因此位于led单元108侧壁的反射层114通过干法刻蚀不易被去除，而其它区域的反射层114可以去除。
80.在一些实施例中，物理性干法刻蚀区别于反应离子刻蚀（rie）和感应耦合等离子体刻蚀（icp），rie或icp通过选择掩膜材料，在包含两个相反电极以及化学活性气体的空腔中与所需处理的表面发生反应并完成刻蚀；而本发明中，由于led单元108是通过mesa形成的台阶结构，因此台阶结构可以直接起到定位的作用，因而物理性干法刻蚀无需采用掩膜材料并可直接对形成在台阶结构上的反射层114完成刻蚀，整体操作省去了掩膜的设置和去除过程。
81.在一些实施例中，物理性干法刻蚀与现有的湿法刻蚀完全不同，湿法刻蚀实质上就是通过光刻胶暴露区域来去掉表层材料的工艺。本发明的反射层114采用具有高反射率
的材质，如金属或由两种光学材料组成的可调节多层结构的布拉格反射镜等，当直接采用基于光刻的工艺，由于反射层114高反射性从而使光刻的解析度变差，反射层114对光的反射大幅降低了光刻的作用，从而导致产生刻蚀不完全甚至无法刻蚀的情况，因此湿法刻蚀并不适用于本发明中对反射层114的刻蚀。
82.在一些实施例中，采用物理性干法刻蚀的原因在于led单元108为梯形阵列，led单元108的侧面为倾斜设置，而当通过沉积得到反射层114后，由于倾斜的侧面为特定方向，湿法或其他的工艺并不能满足在特定方向上的刻蚀，其次由于所成形的led单元整体尺寸较小，约0.1~5微米，因此在该特定尺寸上最大程度的保留反射层也是干法刻蚀特有的优势。由于led单元108的梯形结构自身就优化了发光途径，因而反射层114须满足完整的贴合在侧面上才能保证最大程度的对光发射方向的限制，因此通过物理性干法刻蚀是实现本发明防光串扰的关键。
83.参见图14，在第一钝化层1061上形成第一开孔110，在第三钝化层1063上形成第二开孔111，第一开孔110露出第二掺杂型半导体层104，第二开孔111露出第一触点109。在一些实施例中，第一开孔110和第二开孔111可以通过光刻过程形成，通过光敏材料如聚酰亚胺、su-8光刻胶或其它可以光图案化的聚合物形成所提供的钝化层106。
84.参见图15，在第一开孔110、第二开孔111、露出的第二掺杂型半导体层104、保留的反射层114以及露出的部分第一掺杂型半导体层103上形成电极层107，电极层107将第二掺杂型半导体层104于第一触点109连接，驱动电路可以通过第一触点109来控制第二掺杂型半导体层104的电压和电流。
85.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
86.以上对本发明进行了详细介绍，本发明中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。