复合双向开关及其制作方法

1.本发明属于微电子技术领域，特别涉及一种双向开关，可用做工业电子系统的基本器件。
技术背景
2.机电继电器emr是工业电子系统中应用最广泛的组件之一，它为连接或隔离功率电路块提供了成本较低的解决方案。典型的emr提供单刀双掷开关功能，也可以通过两个以互补方式控制的单刀单掷开关来实现，旨在以阻断和导通两种不同的状态运行。其中，在阻断状态，两个端子彼此断开，功率电路块之间呈现高阻抗，电压在它们之间被阻断；在导通状态，两个端子连接在一起，功率电路块之间呈现低阻抗，从而允许电流双向流动。此外，在交流-直流或交流-交流转换领域的各种应用场合下，如矩阵转换器与多电平逆变器等，往往也需要emr开关具有双向导通与双向阻断能力。
3.当前，si基功率开关器件性能已经趋近其理论极限，不能满足下一代电力电子系统高温、高压、高频、高效和高功率密度的要求。氮化物半导体因其高击穿电场和饱和漂移速度而成为开关器件中最有研究潜力的材料。此外，由于algan/gan异质结场效应晶体管沟道层与势垒层之间形成了电子迁移率大于2000cm2/v
·
s的二维电子气，基于该晶体管构成的功率开关器件可以实现低能耗和高速运行。此外，由于采用平面器件结构，可进一步实现单片开关集成电路。
4.到目前为止，具有反向阻断能力的双向开关的常见结构是采用两个反并联连接的绝缘栅双极晶体管igbt，其中一个二极管与每个igbt串联。然而，由于二极管与igbt的串联，会引起的通态电压偏移，通常可产生不必要的导通损耗且系统体积较大。文献fabrication of monolithic bidirectional switch(mbs)devices with mos-controlled emitter structures,2006ieee international symposium on power semiconductor devices and ic's,2006,pp.1-4中提出了一种新的双向开关结构，即本征硅单片双向开关，该开关采用对称结构，两侧都有mos控制的发射极，根据施加的栅极电压，可有效地控制电子-空穴的密度。该设计能实现高的阻断能力和接近硅极限的低传导损耗。然而，该电路存在开关制造成本高、导通压降高、需要辅助浮动电源等缺点，并且随着新工艺与新材料的改进，该结构逐渐失去优势。
5.随着氮化镓材料以及相关器件的研究深入，人们发现可以将两个氮化镓基增强型开关器件串联以实现双向导通与阻断，现有文献99.3％efficiency of three-phase inverter for motor drive using gan-based gate injection transistors,2011twenty-sixth annual ieee applied power electronics conference and exposition(apec),2011,481-484提出了该结构，但该开关处于二极管单向导通模式工作时，例如，当器件1导通，器件2关断时，器件2构成了一个二极管，该二极管的开启电压较大且与器件阈值电压相等，导致该模式工作时的开关导通损耗大大增加，因此该开关处于二极管单向导通模式工作时高阈值电压vth与低反向开启电压v
on
不能同时实现。这严重限制
了这种开关的实际应用。文献anti-series normally-on sic jfets operating as bidirectional switches,2013ieee energy conversion congress and exposition,2013,pp.2892-2897中提出，通过使用两个反串联的常导通sic jfet形成双向开关器件，可以消除双向开关中额外并联的二极管，能减小电路体积，降低传导功率损耗。但该类双向开关器件中的两个反串联sic jfet只能通过pcb板级实现连接，无法实现单片集成，且会引入较大的寄生参数。


技术实现要素：

6.本发明的目的在于针对上述现有技术的不足，提供一种复合双向开关及其制作方法，以减小开关二极管单向导通模式工作时的开启电压，降低导通损耗，实现同时具有双向导通与双向阻断特性的单片集成化双向开关器件。
7.为实现上述目的，本发明的技术方案是这样实现的：
8.1.一种复合双向开关，自下而上包括：衬底1、过渡层2、第二沟道层5、第二势垒层6，其特征在于：
9.所述过渡层2与第二沟道层5之间插有第一沟道层3和第一势垒层4，且第一势垒层4位于第一沟道层3上部；
10.所述第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6的左、右两侧均设有第一台面7，这两个第一台面7的下端均位于过渡层2的上部，左侧的第一台面上设有左阳极13，右侧的第一台面上设有右阳极14；
11.所述两个第一台面7内侧的第二沟道层5、第二势垒层6上均设有第二台面8，这两个第二台面8下端均位于第二沟道层5内部，左侧的第二台面上设有左源极11，右侧的第二台面上设有右源极12；
12.所述第二势垒层6、第二沟道层5、第一势垒层4与第一沟道层3的中间位置设有凹槽9，该凹槽9的下端位于过渡层2的上部，凹槽9中设置有漏极10；
13.左源极11与漏极10之间的第二势垒层6上设有左p型块15和左栅极17，右源极12与漏极10之间的第二势垒层6上设有右p型块16和右栅极18。
14.进一步，所述衬底1采用蓝宝石或碳化硅或硅或石墨烯或其他材料；
15.进一步，所述第一势垒层4的厚度s1为2nm～60nm，第二势垒层6的厚度s2为2nm～60nm，这两个势垒层的铝组分均为0.1～0.4。
16.进一步，所述左p型块15与右p型块16的厚度h均为10nm～500nm，其掺杂浓度均为1
×
10
16
cm-3
～5
×
10
20
cm-3
。
17.进一步，所述漏极10、左源极11、右源极12均与接触的半导体形成欧姆接触。
18.进一步，所述左阳极13、右阳极14均与接触的半导体形成肖特基接触。
19.进一步，所述左栅极17位于左p型块15的上部，右栅极18位于右p型块16的上部。
20.2.本发明制作复合双向开关的方法，其特征在于，包括如下步骤：
21.a)在衬底1上外延gan基宽禁带半导体材料，形成厚度为1μm～50μm的过渡层2；
22.b)制作沟道层与势垒层：
23.b1)在过渡层2上外延gan材料，形成厚度为10nm～200nm的第一沟道层3；
24.b2)在第一沟道层3上外延gan基宽禁带半导体材料，形成厚度s1为2nm～60nm的第
一势垒层4；
25.b3)在第一势垒层4上外延gan材料，形成厚度为10nm～200nm的第二沟道层5；
26.b4)在第二沟道层(5)上外延gan基宽禁带半导体材料，形成厚度s2为2nm～60nm的第二势垒层6；
27.c)刻蚀形成第一台面7及第二台面8：
28.c1)在第二势垒层6上第一次制作掩膜，利用该掩膜在第二势垒层6、第二沟道层5、第一势垒层4、第一沟道层3的左、右两侧分别进行刻蚀，且刻蚀至过渡层2的上表面为止，形成左、右两个第一台面7；
29.c2)在第二势垒层6与第一台面7上第二次制作掩膜，利用该掩膜对两个第一台面7内侧的第二势垒层6、第二沟道层5依次进行刻蚀，刻蚀深度大于第二势垒层6的厚度且小于第二沟道层5与第二势垒层6的总厚度，形成左、右两侧的第二台面8；
30.d)在第二势垒层6、第一台面7与第二台面8上第三次制作掩膜，利用该掩膜在第二势垒层6、第二沟道层5、第一势垒层4、第一沟道层3的中间位置依次进行刻蚀，刻蚀至过渡层2的上表面为止，形成凹槽9；
31.e)制作漏极10、左源极11、右源极12：
32.e1)利用第三次制作的掩膜，在凹槽9中淀积多层金属，并进行快速热退火，形成漏极10；
33.e2)利用第二次制作的掩膜，在左、右两侧的第二台面8上淀积同样的金属，并进行快速热退火，分别形成左源极11、右源极12；
34.f)利用第一次制作的掩膜，在左、右侧的第一台面7上分别淀积多层金属，形成左阳极13与右阳极14，这两个阳极与接触的半导体材料之间形成为肖特基接触；
35.g)在第二势垒层6上制作左p型块15与右p型块16：
36.g1)在第二势垒层6、漏极10、左源极11、右源极12、左阳极13与右阳极14上外延p型半导体材料，形成p型层；
37.g2)在该p型层上第四次制作掩膜，利用该掩膜对p型层进行刻蚀，刻蚀至第二势垒层6上表面，形成左p型块15与右p型块16；
38.h)在第二势垒层6、漏极10、左源极11、右源极12、左阳极13、右阳极14、左p型块15与右p型块16上第五次制作掩膜，利用该掩膜在左p型块15与右p型块16上分别淀积金属，形成左栅极17与右栅极18，完成整个器件的制作。
39.本发明器件与传统氮化镓基增强型功率开关器件相比较，具有以下优点：
40.第一，可实现双向导通与双向阻断特性。
41.本发明器件中由于插有第一沟道层与第一势垒层，两者接触界面形成电子通道，该通道与左阳极、漏极构成了左侧的肖特基二极管结构，该通道与右阳极、漏极构成了右侧的肖特基二极管结构，使得电子在左侧的肖特基二极管中具有向右的电流通路，在右侧的肖特基二极管中具有向左的电流通路；
42.同时由于自发极化与压电极化的共同作用，在第二沟道层、第二势垒层接触界面处形成二维电子气通道，该通道与漏极、左源极、左p型块和左栅极构成左侧的开关晶体管，该通道与漏极、右源极、右p型块和右栅极构成右侧的开关晶体管，即两个晶体管通过共用漏极而实现连接，使得电子在左侧晶体管中具有向左的电流通路，在右侧晶体管中具有向
右的电流通路，因而可通过控制左栅极与右栅极上的电位，改变左、右晶体管的开通与关断；通过在左阳极与右阳极上施加不同的电压，控制两个二极管的状态，同时实现器件的双向导通特性与双向阻断特性。
43.第二，本发明器件中采用开关晶体管与肖特基二极管垂直堆叠的方式，与传统的将分立元件放置在同一pcb板上进行互连相比，能够减小互连所带来的寄生参数，从而减小导通损耗。
44.第三，本发明器件由于开关晶体管漏极和源极之间的有源区，与肖特基二极管阳极和漏极之间的有源区在垂直方向上重合，且漏极既作为二极管的阴极，又作为开关晶体管的漏极，即两个二极管与两个晶体管共用漏极，大大减少了外部连接，显著减小了器件在水平方向的面积，提高了开关器件的集成度，可实现单片集成。
45.第四，本发明器件中由于采用了两个内嵌的肖特基二极管，因此器件处于二极管单向导通模式工作时，可以实现非常低的开启电压。
附图说明
46.图1是传统氮化镓基增强型功率开关器件的结构图；
47.图2是本发明复合双向开关的结构图；
48.图3是图2的俯视图；
49.图4是本发明制作复合双向开关的整体流程示意图；
50.图5是对本发明器件阻断特性及斩波特性的测试结果。
具体实施方式
51.以下结合附图对本发明的实施例和效果作进一步详细描述。
52.参照图2和图3，本实例给出的复合双向开关包括：衬底1、过渡层2、第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6、第一台面7、第二台面8、凹槽9、漏极10、左源极11、右源极12、左阳极13、右阳极14、左p型块15、右p型块16、左栅极17、右栅极18，其中：
53.所述衬底1采用蓝宝石或碳化硅或硅或石墨烯或其他材料；
54.所述过渡层2位于衬底1的上部，由若干层相同或不同的gan基宽禁带半导体材料组成，其厚度为1μm～50μm；
55.所述第一沟道层3位于过渡层2的上部，其由gan材料构成，其厚度为10nm～200nm；
56.所述第一势垒层4位于第一沟道层3的上部，其由gan基宽禁带半导体材料构成，厚度s1为2nm～60nm，其铝组分为0.1～0.4；
57.所述第二沟道层5位于第一势垒层4的上部，其由gan材料构成，其厚度为10nm～200nm；
58.所述第二势垒层6位于第二沟道层5的上部，其由gan基宽禁带半导体材料构成，厚度s2为2nm～60nm，其铝组分为0.1～0.4；
59.所述第一台面7共有两个，分别位于第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6的左、右两侧，其下端均位于过渡层2上部；
60.所述第二台面8分别位于两个第一台面7的内侧，其下端均位于第二沟道层5内部；
61.所述凹槽9位于第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6的中间位
置，其下端位于过渡层2上部；
62.所述漏极10位于凹槽9的内部，其采用多层金属组合，且与接触的半导体形成欧姆接触；
63.所述左源极11与右源极12均位于第二台面9的上部，其采用与漏极10相同的金属组合，且与接触的半导体形成欧姆接触；
64.所述左阳极13与右阳极14均位于第一台面8的上部，其由多层金属构成，且与接触的半导体之间形成肖特基接触；
65.所述左p型块15与右p型块16均位于第二势垒层6上部，其由p型半导体材料构成，厚度h为10nm～500nm，其掺杂浓度为1
×
10
16
cm-3
～5
×
10
20
cm-3
；
66.所述左栅极17位于左p型块15的上部，右栅极18位于右p型块16的上部，其长度均小于对应的p型块的长度。
67.参照图4，本发明制作的复合双向开关给出如下三种实施例。
68.实施例一：在硅衬底上制作第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6厚度分别为140nm、35nm、130nm、20nm，左p型块15与右p型块16均采用cuo材料，厚度h均为120nm，掺杂浓度为5
×
10
20
cm-3
的复合双向开关。
69.步骤a.在硅衬底1上自下而上外延aln与gan材料制作过渡层2，如图4a。
70.a1)设置温度为810℃，压强为42torr，氢气流量为4000sccm，氨气流量为4000sccm，铝源流量为27μmol/min的工艺条件，使用金属有机物化学气相淀积技术在硅衬底1上外延厚度为400nm的aln材料；
71.a2)设置温度为980℃，压强为45torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为120μmol/min的工艺条件，使用金属有机物化学气相淀积技术在aln材料上外延厚度为5.6μm的gan材料，完成过渡层2制作。
72.步骤b.制作沟道层与势垒层，如图4b。
73.b1)设置温度为900℃，压强为42torr，氢气流量为4100sccm，氨气流量为4100sccm，镓源流量为95μmol/min的工艺条件，使用金属有机物化学气相淀积技术在gan过渡层2上外延gan材料，形成厚度为140nm的第一沟道层3；
74.b2)设置温度为980℃，压强为45torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为34μmol/min，铝源流量为6μmol/min的工艺条件，使用金属有机物化学气相淀积技术在第一沟道层3上外延厚度s1为35nm，且铝组分为0.25的未掺杂al
0.25
ga
0.75
n，形成第一势垒层4；
75.b3)设置温度为900℃，压强为42torr，氢气流量为4100sccm，氨气流量为4100sccm，镓源流量为95μmol/min的工艺条件，使用金属有机物化学气相淀积技术在第一势垒层4上外延gan材料，形成厚度为130nm的第二沟道层5；
76.b4)设置温度为980℃，压强为45torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为35μmol/min，铝源流量为7μmol/min的工艺条件，使用金属有机物化学气相淀积技术在第二沟道层5上外延厚度s2为20nm，且铝组分为0.3的未掺杂al
0.3
ga
0.7
n，形成第二势垒层6。
77.步骤c.刻蚀形成第一台面7及第二台面8，如图4c。
78.(c1)设置cl2流量为15sccm，压强为10mtorr，功率为100w的刻蚀工艺条件，在第二
势垒层6上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术，在第二势垒层6、第二沟道层5、第一势垒层4、第一沟道层3的左、右两侧分别进行刻蚀，且刻蚀至过渡层2的上表面为止，形成左、右两个第一台面7；
79.(c2)设置cl2流量为15sccm，压强为9mtorr，功率为85w的刻蚀工艺条件，在第二势垒层6与第一台面7上第二次制作掩膜，利用该掩膜再次使用反应离子刻蚀技术，对两个第一台面7内侧的第二势垒层6、第二沟道层5依次进行刻蚀，刻蚀深度为140nm，形成左、右两侧的第二台面8。
80.步骤d.刻蚀形成凹槽9，如图4d。
81.设置cl2流量为15sccm，压强为10mtorr，功率为100w的刻蚀工艺条件，在第二势垒层6、第一台面7与第二台面8上第三次制作掩膜，利用该掩膜使用反应离子刻蚀技术，在第二势垒层6、第二沟道层5、第一势垒层4、第一沟道层3的中间位置依次进行刻蚀，刻蚀至过渡层2的上表面为止，形成凹槽9。
82.步骤e.制作漏极10、左源极11、右源极12，如图4e。
83.(e1)设置真空度小于1.8
×
10-3
pa，功率为410w，蒸发速率小于的淀积工艺条件，利用第三次制作的掩膜在凹槽9中使用电子束蒸发技术淀积多层金属，多层金属自下而上分别为al、ni和au，其厚度分别为0.110μm/0.107μm/0.108μm，并在温度为820℃的n2气氛中进行快速热退火处理40s，形成漏极10；
84.(e2)设置相同的工艺条件，利用第二次制作的掩膜，在左、右两侧的第二台面8上淀积同样的金属，金属厚度分别为0.038μm/0.055μm/0.047μm，并在温度为820℃的n2气氛中进行快速热退火处理25s，分别形成左源极11、右源极12。
85.步骤f.制作左阳极13与右阳极14，如图4f。
86.设置真空度为1.7
×
10-3
pa、功率为380w、蒸发速率为的淀积工艺条件，利用第一次制作的掩膜，使用电子束蒸发技术在左、右侧的第一台面7上分别淀积多层金属组合ti/au，即下层为ti、上层为au，其厚度分别为0.45μm/0.30μm，使淀积的金属与所接触的半导体材料间形成肖特基接触，完成左阳极13与右阳极14的制作。
87.步骤g.在第二势垒层6上制作左p型块15与右p型块16，如图4g。
88.g1)设置靶材为纯度99.999％的铜,高纯氩气为溅射气体,同样纯度的高纯氧气作为反应气体，溅射前反应室的真空度为2.0
×
10-4
pa，溅射中保持ar气流速为20sccm,o2流速为10sccm,沉积室的气压为0.5pa,射频功率为35w,基底温度为200℃的工艺条件，使用磁控溅射技术，在第二势垒层6、漏极10、左源极11、右源极12、左阳极13与右阳极14上外延厚度为120nm、掺杂浓度为5
×
10
20
cm-3
的cuo材料，形成p型层；
89.g2)设置cl2流量为15sccm，压强为10mtorr，功率为50w的刻蚀工艺条件，在p型层上第四次制作掩膜，利用该掩膜对p型层进行刻蚀，刻蚀至第二势垒层6上表面为止，形成左p型块15与右p型块16。
90.步骤h.制作左栅极17与右栅极18，如图4h。
91.设置真空度小于1.8
×
10-3
pa，功率为1000w，蒸发速率小于的工艺条件，在第二势垒层6、漏极10、左源极11、右源极12、左阳极13、右阳极14、左p型块15与右p型块16上第五次制作掩膜，利用该掩膜，使用电子束蒸发技术在左p型块15与右p型块16上分别淀积金
属组合gd/au，即下层为gd、上层为au，其厚度分别为0.25μm/0.18μm，形成左栅极17与右栅极18，完成整个器件的制作。
92.实施例二：在蓝宝石衬底上制作第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6厚度分别为200nm、60nm、200nm、60nm，左p型块15与右p型块16采用p-gan材料，厚度h均为500nm，掺杂浓度为1
×
10
16
cm-3
的复合双向开关。
93.步骤1.在蓝宝石衬底1上外延gan材料制作过渡层2，如图4a。
94.使用金属有机物化学气相淀积技术在蓝宝石衬底1上外延厚度为10μm的gan材料，其工艺条件为：温度为980℃，压强为47torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为120μmol/min。
95.步骤2.制作沟道层与势垒层，如图4b。
96.(2a)使用金属有机物化学气相淀积技术在gan过渡层2上外延gan材料，形成厚度为200nm的第一沟道层3；其工艺条件为：温度为950℃，压强为43torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min；
97.(2b)使用金属有机物化学气相淀积技术在第一沟道层3上外延厚度s1为60nm，且铝组分为0.2的未掺杂al
0.2
ga
0.8
n，形成第一势垒层4；其工艺条件为：温度为980℃，压强为45torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为35μmol/min，铝源流量为7μmol/min；
98.(2c)使用金属有机物化学气相淀积技术在第一势垒层4上外延gan材料，形成厚度为200nm的第二沟道层5；其工艺条件为：温度为950℃，压强为43torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min；
99.(2d)使用金属有机物化学气相淀积技术在第二沟道层5上外延厚度s2为60nm，且铝组分为0.15的未掺杂al
0.15
ga
0.85
n，形成第二势垒层6；其工艺条件为：温度为960℃，压强为42torr，氢气流量为4200sccm，氨气流量为4200sccm，镓源流量为31μmol/min，铝源流量为5μmol/min。
100.步骤3.刻蚀形成第一台面7及第二台面8，如图4c。
101.(3a)在第二势垒层6上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术，在第二势垒层6、第二沟道层5、第一势垒层4、第一沟道层3的左、右两侧分别进行刻蚀，且刻蚀至过渡层2的上表面为止，形成左、右两个第一台面7；
102.(3b)在第二势垒层6与第一台面7上第二次制作掩膜，利用该掩膜再次使用反应离子刻蚀技术，对两个第一台面7内侧的第二势垒层6、第二沟道层5依次进行刻蚀，刻蚀深度为230nm，形成左、右两侧的第二台面8；
103.刻蚀采用的工艺条件是：cl2流量为15sccm，压强为10mtorr，功率为100w。
104.步骤4.刻蚀形成凹槽9，如图4d。
105.在第二势垒层6、第一台面7与第二台面8上第三次制作掩膜，利用该掩膜使用反应离子刻蚀技术，在第二势垒层6、第二沟道层5、第一势垒层4、第一沟道层3的中间位置依次进行刻蚀，刻蚀至过渡层2的上表面为止，形成凹槽9；
106.刻蚀采用的工艺条件是：cl2流量为15sccm，压强为10mtorr，功率为100w。
107.步骤5：制作漏极10、左源极11、右源极12，如图4e。
108.(5a)利用第三次制作的掩膜，利用该掩膜在凹槽9中淀积多层金属，多层金属自下
而上分别为ti、al、ni和au，其厚度分别为0.128μm/0.185μm/0.196μm/0.111μm，并在温度为850℃的n2气氛中进行快速热退火处理35s，形成漏极10；
109.(5b)利用第二次制作的掩膜，在左、右两侧的第二台面8上淀积同样的金属，金属厚度分别为0.118μm/0.055μm/0.016μm/0.041μm，并在温度为820℃的n2气氛中进行快速热退火处理30s，分别形成左源极11、右源极12；
110.淀积金属采用的工艺条件为：真空度小于1.8
×
10-3
pa，功率为400w，蒸发速率小于
111.步骤6.制作左阳极13与右阳极14，如图4f。
112.利用第一次制作的掩膜，使用电子束蒸发技术在左、右侧的第一台面7上分别淀积金属组合w/au，即下层为w、上层为au，其厚度分别为0.495μm/0.40μm，使淀积的金属与所接触的半导体材料间形成肖特基接触，完成左阳极13与右阳极14的制作；
113.电子束蒸发采用的工艺条件为：真空度为1.7
×
10-3
pa、功率为380w、蒸发速率为
114.步骤7.在第二势垒层6上制作左p型块15与右p型块16，如图4g。
115.(7a)使用分子束外延技术，在第二势垒层6、漏极10、左源极11、右源极12、左阳极13与右阳极14上外延厚度为500nm、掺杂浓度为1
×
10
16
cm-3
的p型gan半导体材料，形成p型gan层；
116.分子束外延采用的工艺条件是：真空度小于等于1.0
×
10-10
mbar，射频功率为420w，反应剂采用n2、高纯ga源，以高纯mg源为掺杂剂；
117.(7b)在该p型gan层上第四次制作掩膜，利用该掩膜对p型层使用反应离子刻蚀技术进行刻蚀，刻蚀至第二势垒层6上表面，形成左p型块15与右p型块16；
118.刻蚀采用的工艺条件为：cl2流量为16sccm，压强为9mtorr，功率为85w。
119.步骤8.制作左栅极17与右栅极18，如图4h。
120.在第二势垒层6、漏极10、左源极11、右源极12、左阳极13、右阳极14、左p型块15与右p型块16上第五次制作掩膜，利用该掩膜，使用电子束蒸发技术在左p型块15与右p型块16上分别淀积金属组合ta/ni，即下层为ta、上层为ni，其厚度分别为0.25μm/0.38μm，形成左栅极17与右栅极18，完成整个器件的制作。
121.电子束蒸发的工艺条件：真空度小于1.8
×
10-3
pa，功率为1000w，蒸发速率小于
122.实施例三：在碳化硅衬底上制作第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6厚度分别为10nm、2nm、10nm、2nm，左p型块15与右p型块16采用p型nio材料，厚度h均为10nm，掺杂浓度为7
×
10
18
cm-3
的复合双向开关。
123.步骤一.在碳化硅衬底1上自下而上外延aln与gan材料制作过渡层2，如图4a。
124.(1.1)使用金属有机物化学气相淀积技术在温度为1000℃，压强为45torr，氢气流量为4600sccm，氨气流量为4600sccm，铝源流量为5μmol/min的工艺条件下，在碳化硅衬底1上外延厚度为100nm的未掺杂的aln材料；
125.(1.2)使用金属有机物化学气相淀积技术在温度为1000℃，压强为45torr，氢气流量为4600sccm，氨气流量为4600sccm，镓源流量为120μmol/min的工艺条件下，在aln材料上外延厚度为0.9μm的gan材料，完成过渡层2的制作。
126.步骤二.在gan过渡层2上制作沟道层与势垒层，如图4b。
127.(2.1)使用金属有机物化学气相淀积技术在温度为900℃，压强为40torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为90μmol/min工艺条件下，在gan过渡层2上外延gan材料，形成厚度为10nm的第一沟道层3；
128.(2.2)使用金属有机物化学气相淀积技术在温度为980℃，压强为45torr，氢气流量为4300sccm，氨气流量为4300sccm，镓源流量为35μmol/min，铝源流量为7μmol/min的工艺条件下，在第一沟道层3上外延厚度s1为2nm，且铝组分为0.4的未掺杂al
0.4
ga
0.6
n，形成第一势垒层4；
129.(2.3)使用金属有机物化学气相淀积技术在温度为900℃，压强为40torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为90μmol/min的工艺条件下，在第一势垒层4上外延gan材料，形成厚度为10nm的第二沟道层5；
130.(2.4)使用金属有机物化学气相淀积技术在温度为980℃，压强为45torr，氢气流量为4200sccm，氨气流量为4200sccm，镓源流量为39μmol/min，铝源流量为5μmol/min的工艺条件下，在第二沟道层5上外延厚度s2为2nm，且铝组分为0.3的未掺杂al
0.3
ga
0.7
n，形成第二势垒层6。
131.步骤三.刻蚀形成第一台面7及第二台面8，如图4c。
132.(3.1)在第二势垒层6上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术，在cl2流量为15sccm，压强为10mtorr，功率为100w的工艺条件下，在第二势垒层6、第二沟道层5、第一势垒层4、第一沟道层3的左、右两侧分别进行刻蚀，且刻蚀至过渡层2的上表面为止，形成左、右两个第一台面7；
133.(3.2)在第二势垒层6与第一台面7上第二次制作掩膜，利用该掩膜再次使用反应离子刻蚀技术在cl2流量为15sccm，压强为10mtorr，功率为90w的工艺条件下，对两个第一台面7内侧的第二势垒层6、第二沟道层5依次进行刻蚀，刻蚀深度为9nm，形成左、右两侧的第二台面8。
134.步骤四.刻蚀形成凹槽9，如图4d。
135.在第二势垒层6、第一台面7与第二台面8上第三次制作掩膜，利用该掩膜使用反应离子刻蚀技术在cl2流量为15sccm，压强为10mtorr，功率为100w，在第二势垒层6、第二沟道层5、第一势垒层4、第一沟道层3的中间位置依次进行刻蚀，刻蚀至过渡层2的上表面为止，形成凹槽9。
136.步骤五.制作漏极10、左源极11、右源极12，如图4e。
137.(5.1)利用第三次制作的掩膜，利用该掩膜使用电子束蒸发技术在真空度为1.8
×
10-3
pa，功率为380w，蒸发速率小于的工艺条件下，在凹槽9中淀积多层金属，多层金属自下而上分别为ta、ni、au，其厚度分别为0.006μm/0.007μm/0.011μm，并在温度为850℃的n2气氛中进行快速热退火处理35s，形成漏极10；
138.(5.2)利用第二次制作的掩膜，使用电子束蒸发结束在相同条件下，在左、右两侧的第二台面8上淀积同样的金属组合ta、ni、au，金属厚度分别为0.003μm/0.002μm/0.004μm，并在温度为820℃的n2气氛中进行快速热退火处理30s，分别形成左源极11、右源极12。
139.步骤六.制作左阳极13与右阳极14，如图4f。
140.利用第一次制作的掩膜，使用电子束蒸发技术在左、右侧的第一台面7上，在真空
度为1.7
×
10-3
pa、功率为390w、蒸发速率为的工艺条件下淀积多层金属组合ni/au，即下层为ni、上层为au，其厚度分别为0.15μm/0.10μm，使淀积的金属与所接触的半导体材料间形成肖特基接触，完成左阳极13与右阳极14的制作。
141.步骤七.在第二势垒层6上制作左p型块15与右p型块16，如图4g。
142.(7.1)使用磁控溅射技术，在溅射功率为110w，温度300℃，ar流量为20sccm，o2流量为30sccm的工艺条件下，在第二势垒层6、漏极10、左源极11、右源极12、左阳极13与右阳极14上外延掺杂浓度为7
×
10
18
cm-3
、厚度为10nm的nio材料，形成p型nio层；
143.(7.2)在p型nio层上第四次制作掩膜，利用该掩膜使用反应离子刻蚀技术在cl2流量为15sccm，压强为10mtorr，功率为120w的工艺条件下，对p型nio层进行刻蚀，刻蚀至第二势垒层6上表面，形成左p型块15与右p型块16。
144.步骤八.制作左栅极17与右栅极18，如图4h。
145.在第二势垒层6、漏极10、左源极11、右源极12、左阳极13、右阳极14、左p型块15与右p型块16上第五次制作掩膜，利用该掩膜使用溅射技术在溅射气压0.1
±
0.02pa，ar的流量为8sccm，基片温度固定在200℃，靶射频功率为150w的工艺条件下，在左p型块15与右p型块16上分别淀积金属组合ta/au，即下层为ta、上层为au，其厚度分别为0.021μm/0.28μm，形成左栅极17与右栅极18，完成整个器件的制作。
146.本发明的效果可通过以下实验结果进一步说明。
147.对本发明实施例三的器件进行测试，结果如图5。其中：
148.图5(a)为阻断特性测试结果，图5(b)为交流电压信号斩波测试结果。由图5可见，本发明器件能够实现双向阻断，正向和反向断态击穿电压分别为825v和-817v，可有效实现对交流电压信号的斩波，表明本发明器件具有优异的双向导通与双向阻断特性。
149.以上描述仅是本发明的三个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。