具有掩埋式栅极结构的半导体器件的制作方法

具有掩埋式栅极结构的半导体器件
1.相关申请的交叉引用
2.本技术要求2021年8月5日提交的申请号为10-2021-0103235的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
3.本发明涉及一种半导体器件，并且更具体地，涉及一种包括掩埋式栅极结构的半导体器件。


背景技术：

4.为了高的晶体管性能，金属栅电极被应用。特别是在掩埋式栅极型晶体管中，高的晶体管性能需要阈值电压控制。此外，栅致漏极泄漏(gidl)特性对掩埋式栅极型晶体管的性能有巨大影响。


技术实现要素：

5.本发明的各种实施例提供了一种具有改善的可靠性的包括掩埋式栅极结构的半导体器件。
6.根据本发明的实施例的半导体器件包括：衬底；第一含氟层，该第一含氟层在衬底之上；沟槽，该沟槽形成在第一含氟层中并且延伸至衬底中；栅极电介质层，该栅极电介质层形成在沟槽之上；栅电极，该栅电极形成在栅极电介质层之上并且填充沟槽的一部分；第二含氟层，该第二含氟层形成在栅电极之上；以及含氟钝化层，该含氟钝化层在栅极电介质层与栅电极之间。
7.根据本发明的实施例的半导体器件包括：衬底，该衬底包括第一掺杂区域和第二掺杂区域；第一siof层，该第一siof层在衬底之上；沟槽，该沟槽形成在第一siof层中并且延伸到第一掺杂区域与第二掺杂区域之间的衬底中；栅极电介质层，该栅极电介质层形成在沟槽之上；栅电极，该栅电极填充沟槽的在栅极电介质层之上的一部分并且包括无氟氮化钛；第二siof层，该第二siof层形成在栅电极之上；以及含氟钝化层，该含氟钝化层在栅极电介质层与栅电极之间。
8.本发明可以通过在栅电极之上形成富氟覆盖层来改善保持和行锤击(row hammer) 特性。
附图说明
9.图1是示出根据本发明的一个实施例的半导体器件的示意性平面图。
10.图2a是沿图1的线a-a
′
截取的截面图。
11.图2b是沿图1的线b-b
′
截取的截面图。
12.图2c是沿图1的线c-c
′
截取的截面图。
13.图2d是掩埋式栅极结构100g的放大图。
14.图3a至图3c是示出根据本发明的实施例的掩埋式栅极结构的放大图。
15.图4a至图4d是示出根据本发明的实施例的掩埋式栅极结构的放大图。
16.图5a至图5d是示出根据本发明的实施例的掩埋式栅极结构的放大图。
具体实施方式
17.将参考作为本发明的示意图的截面图、平面图和框图来描述本文中所述的各种实施例。因此，可以通过制造技术和/或公差来修改附图的结构。本发明的各种实施例不限于附图中所示的具体结构，而是包括可以根据制造工艺产生的结构的任何变化。此外，附图中所示的任何区域和区域的形状具有示意图，旨在说明各种元件的区域结构的具体示例，而并不旨在限制本发明的范围。
18.在下文中，根据本发明的实施例的掩埋式栅极结构可以设置在沟槽中。掩埋式栅极结构可以包括栅极电介质层、栅电极和覆盖层的叠置件。栅极电介质层可以覆盖沟槽的表面。栅电极可以部分地填充栅极电介质层之上的沟槽。覆盖层可以填充栅电极之上的沟槽的剩余部分。因此，栅电极可以被称为“掩埋式栅电极”。
19.栅电极可以包括单栅极或双栅极。单栅极可以指仅由多晶硅或金属基材料形成的栅极。单栅极可以包括多晶硅单栅极或金属单栅极。双栅极可以指包括不同栅电极的双层叠置件。双栅极可以包括相同金属双栅极或相异金属双栅极，相同金属双栅极包括由相同的金属制成的两层的叠置件，相异金属双栅极包括由不同的金属制成的两层的叠置件，或者相异金属双栅极通过由金属制成的一层和由多晶硅制成的一层的叠置件形成。
20.栅电极可以包括阻挡层和低电阻率材料。阻挡层可以用于阻挡从低电阻率材料扩散的杂质或防止两种不同的材料之间的相互扩散和反应。低电阻率材料可以用于降低栅电极的薄层电阻(sheet resistance)。
21.栅电极可以包括具有工程功函数的材料。功函数的工程化可以指可以将功函数调整为具有减小的功函数(即，低功函数)或增大的功函数(即，高功函数)的材料或方法。
22.根据本发明的实施例，栅电极可以包括下栅极和上栅极。下栅极可以填充沟槽的下部，而上栅极可以填充沟槽的中间部分和上部。如上所述，栅电极可以被称为双栅极，其中上栅极设置在下栅极之上。下栅极可以与沟道(channel)重叠。上栅极可以与第一掺杂区域和第二掺杂区域(即，源极区域和漏极区域)横向地重叠。
23.图1是示出本发明的一个实施例的半导体器件的示意性平面图。图2a是沿图1的线a-a
′
截取的截面图。图2b是沿图1的线b-b
′
截取的截面图。图2c是沿图1的线c-c
′
截取的截面图。图2d是掩埋式栅极结构100g的放大图。
24.参考图1至图2d，半导体器件100可以包括衬底101、掩埋式栅极结构100g、位线结构140和电容器160。半导体器件100可以是存储单元的一部分。例如，半导体器件100可以是dram的存储单元的一部分。
25.衬底101可以是适用于半导体加工的材料。衬底101可以包括半导体衬底。衬底101 可以由含硅材料形成。衬底101可以包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗、碳掺杂硅、它们的组合或它们的多层。衬底101可以包括另一种半导体材料，诸如锗。衬底101可以包括iii/v族半导体衬底，例如，诸如砷化镓(gaas)等的化合物半导体衬底。衬底101可以包括绝缘体上硅(soi)衬底。
26.可以在衬底101中形成隔离层102和有源区域104。有源区域104可以由隔离层102 限定。隔离层102可以是通过沟槽刻蚀形成的浅沟槽隔离(sti)区域。隔离层102可以通过用电介质材料填充浅沟槽(例如，隔离沟槽103)来形成。隔离层102可以由氧化硅、氮化硅或它们的组合制成，或者包括氧化硅、氮化硅或它们的组合。
27.可以在衬底101中形成沟槽105。参考图1，沟槽105可以具有在第一方向d1上延伸的线形。沟槽105可以具有与有源区域104和隔离层102交叉的线形。沟槽105可以具有比隔离沟槽103更浅的深度。在另一实施例中，沟槽105可以是其中要形成掩埋式栅极结构100g的空间并且也可以被称为“栅极沟槽”。
28.可以在有源区域104中形成第一掺杂区域107和第二掺杂区域108。第一掺杂区域 107和第二掺杂区域108是掺杂有导电掺杂剂的区域。例如，导电掺杂剂可以包括磷(p)、砷(as)、锑(sb)或硼(b)。第一掺杂区域107和第二掺杂区域108可以掺杂有相同的导电掺杂剂。第一掺杂区域107和第二掺杂区域108可以位于沟槽105的两侧的有源区域104中。第一掺杂区域107和第二掺杂区域108的底表面可以位于距沟槽105的顶表面的预定深度处。第一掺杂区域107和第二掺杂区域108可以接触沟槽105的侧壁。第一掺杂区域107和第二掺杂区域108的底表面可以位于比沟槽105的底表面高的水平面处。第一掺杂区域107可以被称为“第一源极/漏极区域”，并且第二掺杂区域108可以被称为“第二源极/漏极区域”。可以通过掩埋式栅极结构100g在第一掺杂区域107 与第二掺杂区域108之间限定沟道106。可以沿着沟槽105的轮廓限定沟道106。
29.有源区域104可以包括鳍状区域(fin region)104f。可以在沟槽105下方形成鳍状区域104f。鳍状区域104f被形成为设置在沟槽105下方并且部分地凹陷的隔离层102。鳍状区域104f的侧壁被凹陷的隔离层102f暴露。鳍状区域104f是其中可以形成沟道 ch的一部分的区域。鳍状区域104f也被称为“鞍形鳍”。鳍状区域104f可以增大沟道宽度并改善电特性。在另一实施例中，可以省略鳍状区域104f。
30.在另一实施例中，有源区域104和鳍状区域104f可以包括诸如igzo(ingazno) 等的氧化物半导体材料。在这种情况下，第一掺杂区域107和第二掺杂区域108也可以包括诸如igzo等的氧化物半导体材料。有源区域104和鳍状区域104f可以由igzo 形成，并且第一掺杂区域107和第二掺杂区域108可以由具有比igzo更低的电阻率的氧化物半导体材料形成。
31.根据图1，掩埋式栅极结构100g可以在第一方向d1上延伸。掩埋式栅极结构100g 可以包括覆盖沟槽105的底表面和侧壁的栅极电介质层110、部分填充栅极电介质层110 之上的沟槽105的栅电极120、以及设置在栅电极120之上的覆盖层130。
32.栅极电介质层110可以由氧化硅、氮化硅、氮氧化硅、高k材料或它们的组合制成，或者包括氧化硅、氮化硅、氮氧化硅、高k材料或它们的组合。高k材料可以是具有比氧化硅更高的介电常数的材料，或者包括具有比氧化硅更高的介电常数的材料。例如，高k材料可以是具有大于例如3.9的介电常数的任何合适的材料，或者包括具有大于例如3.9的介电常数的任何合适的材料。在一个实施例中，高k材料可以是具有例如大于 10的介电常数的材料，或者包括具有例如大于10的介电常数的材料。在另一实施例中，高k材料可以是具有从10至30范围的介电常数的材料，或者包括具有从10至30范围的介电常数的材料。高k材料可以是至少一种金属元素，或者包括至少一种金属元素。高k材料可以是含铪材料，或者包括
含铪材料。含铪材料可以是氧化铪、铪硅氧化物、铪硅氮氧化物或它们的组合，或者包括氧化铪、铪硅氧化物、铪硅氮氧化物或它们的组合。在另一实施例中，高k材料可以是氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、锆硅氮氧化物、氧化铝或它们的组合，或者包括氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、锆硅氮氧化物、氧化铝或它们的组合。作为高k材料，也可以选择性地使用其他已知的高k材料。栅极电介质层110可以是金属氧化物，或者包括金属氧化物。
33.栅电极120可以被设置在比有源区域104(即，第一掺杂区域107和第二掺杂区域 108)的上表面低的水平处。栅电极120可以包括无氟材料。无氟材料可以指不包含氟的材料。栅电极120可以包括无氟的金属基材料。栅电极120可以包括金属、金属氮化物或它们的组合。例如，栅电极120可以包括多晶硅、氮化钽(tan)、氮化钛(tin)、钨 (w)、氮化钨(wn)、钼(mo)、钌(ru)或它们的组合。钨(w)和氮化钨(wn) 可以用作栅电极120并且通过使用无氟前体(fluorine-free precursor)形成。栅电极120 可以仅由无氟氮化钛形成。在另一实施例中，栅电极120可以具有高功函数。这里，高功函数是指比硅的中间禁带功函数(mid-gap work function)高的功函数。低功函数是指比硅的中间禁带功函数低的功函数。换言之，高功函数可以具有高于4.5ev的功函数，而低功函数可以具有低于4.5ev的功函数。栅电极120可以包括p型多晶硅或富氮tin。
34.在另一实施例中，栅电极120可以具有增大的高功函数。栅电极120可以由金属氮化硅制成，或者包括金属氮化硅。金属氮化硅可以是掺杂有硅的金属氮化物。栅电极120 可以由具有调整的硅原子百分比的金属氮化硅制成，或者包括具有调整的硅原子百分比的金属氮化硅。例如，栅电极120可以由钽硅氮化物(tasin)或钛硅氮化物(tisin) 制成，或者包括钽硅氮化物(tasin)或钛硅氮化物(tisin)。氮化钛可以具有高功函数并且包含硅以进一步增大该氮化钛的功函数。氮化硅钛可以具有调整的硅原子百分比，以便具有增大的高功函数。在另一实施例中，栅电极120可以包括例如氮化铝钛(tialn)。
35.覆盖层130可以用于保护栅电极120。覆盖层130可以填充沟槽105的上部并且可以被形成在栅电极120上。覆盖层130的顶表面可以与第一掺杂区域107和第二掺杂区域108的顶表面位于相同的水平。
36.可以在覆盖层130的两侧上形成硬掩模层109。硬掩模层109可以由电介质材料制成，或者包括电介质材料。硬掩模层109可以被形成在衬底101上并且覆盖有源区域104 和隔离层102。掩埋式栅极结构100g的覆盖层130可以穿透硬掩模层109。沟槽105可以穿过硬掩模层109延伸到衬底101中。
37.位线结构140可以通过穿过硬掩模层109而连接到第一掺杂区域107。参考图1的平面图，位线结构140可以在第二方向d2上延伸。位线结构140可以包括位线接触插塞141、位线142、位线硬掩模层143以及间隔件144。位线接触插塞141可以直接接触第一掺杂区域107，并且可以在位线接触插塞141上形成位线142。位线硬掩模层143 可以形成在位线142上，并且间隔件144可以形成在位线接触插塞141、位线142和位线硬掩模层143的两个侧壁上。位线接触插塞141可以包括例如多晶硅。位线142可以包括例如氮化钛、钨或它们的组合。位线硬掩模层143可以包括例如氮化硅。间隔件144 可以包括例如氮化物、氧化物、低k材料或它们的组合。作为间隔件144的低k材料可以包括sibn、sico、sicn、sibcn或它们的组合。在一个实施例中，间隔件144可以包括具有嵌入绝缘材料中的气隙的绝缘材料的叠置
件。
38.储存节点接触插塞150可以通过穿过硬掩模层109分别连接到第二掺杂区域108。可以在储存节点接触插塞150上形成电容器160。可以在连续设置的储存节点接触插塞 150之间形成插塞隔离层151。插塞隔离层151也可以被放置在连续设置的位线结构140 之间。储存节点接触插塞150可以包括例如多晶硅、金属硅化物、金属氮化物、金属或它们的组合。在一个实施例中，储存节点接触插塞150可以是顺序地叠置的多晶硅、硅化钴、氮化钛和钨的叠置件。插塞隔离层151可以包括例如氮化硅、低k材料或它们的组合。作为插塞隔离层151的低k材料可以包括sibn、sicn、sibcn或它们的组合。
39.覆盖层130和栅极电介质层110可以直接接触。覆盖层130和栅电极120也可以直接接触。覆盖层130可以包括含氟材料。覆盖层130可以包括富氟层。硬掩模层109可以包括含氟材料。硬掩模层109可以包括富氟层。覆盖层130和硬掩模层109可以由相同的材料制成。覆盖层130和硬掩模层109可以包括含氟氧化硅。覆盖层130和硬掩模层109可以包括富氟氧化硅。例如，覆盖层130和硬掩模层109可以包括siof、氟化硅酸盐玻璃(fsg)或它们的组合。含氟的覆盖层130和含氟的硬掩模层109可以不包括氮化硅。
40.参考图2d，第一氟fd1可以从覆盖层130扩散。例如，第一氟fd1可以扩散到栅电极120与栅极电介质层110之间的界面f1(在下文中，被称为“第一界面”)中。第一氟fd1可以扩散到栅极电介质层110的膜中。第一氟fd1可以使第一界面f1的陷阱 (trap)钝化，从而改善保持和行锤击特性。第一氟fd1也可以扩散到覆盖层130与栅极电介质层110之间的界面f2(在下文中，被称为“第二界面”)中。第二氟fd2可以扩散到栅极电介质层110的膜中。
41.可以通过随后的热处理来执行第一氟fd1和第二氟fd2的扩散。这里，在形成掩埋式栅极结构100g之后，可以在形成位线结构140、储存节点接触插塞150和电容器 160的同时执行随后的热处理。第一氟fd1和第二氟fd2可以扩散到栅极电介质层110 中或者扩散到栅极电介质层110与栅电极120之间的界面中。
42.第一界面f1和第二界面f2可以是彼此竖向连续的。第一界面f1可以设置在比第二界面f2低的水平。第一界面f1可以设置在栅电极120的两个侧壁上。
43.如上所述，第一界面f1和第二界面f2可以包括从覆盖层130扩散的第一氟fd1，并且第一界面f1和第二界面f2的陷阱可以用扩散的第一氟fd1来钝化。在另一实施例中，第一界面f1和第二界面f2可以各自被称为氟钝化界面。
44.在另一实施例中，第一界面f1和第二界面f2可以各自被称为氟化钝化层或含氟钝化层。这是因为栅极电介质层110的部分可以包括扩散的第一氟fd1和第二氟fd2。换言之，栅极电介质层110可以包括含氟栅极电介质层110f和无氟栅极电介质层110u。含氟栅极电介质层110f可以是包括第一界面f1和第二界面f2的层，而无氟栅极电介质层110u可以是不包括第一界面f1和第二界面f2的层。当栅极电介质层110是氧化硅时，含氟栅极电介质层110f可以为氟化氧化硅，而无氟栅极电介质层110u可以为无氟氧化硅。无氟氧化硅可以不包含氟。
45.第二氟fd2可以从硬掩模层109扩散到第二界面f2，并且第二界面f2的陷阱可以用扩散的第二氟fd2来钝化。第二氟fd2可以扩散到第一界面f1。因此，第一界面f1 和第二界面f2可以用第一氟fd1和第二氟fd2来钝化。第一界面f1可以包括从覆盖层130扩散的第一氟fd1和从硬掩模层109扩散的第二氟fd2。
46.如上所述，由于覆盖层130和硬掩模层109各自包含氟，因此可以进一步改善保持和行锤击特性。
47.当氟浓度很大时，覆盖层130具有随着其中空隙的数量的增加而减小的介电常数。当覆盖层130是siof并且当覆盖层130中的氟浓度为0at％(即，无氟的sio2)时，它可以具有约3.9的介电常数。当覆盖层130中的氟浓度为12at％(siof)时，介电常数可以降低到约3.0。覆盖层130中的氟浓度可以是1at％至25at％。
48.相应地，由于富氟覆盖层130具有低介电常数，因此可以使栅电极120与位线接触插塞141之间的寄生电容降低。富氟覆盖层130可以降低栅电极120与位线142之间的寄生电容。
49.图3a至图3c是示出根据本发明的其他实施例的掩埋式栅极结构的放大图。图3a 至图3c的掩埋式栅极结构100g可以类似于图1至图2d的掩埋式栅极结构100g。在下文中，将省略对重复部件的详细描述。
50.在图3a至图3c中，除了栅电极120a、120b和120c之外的部件可以与图2d的掩埋式栅极结构100g的部件相同。
51.参考图3a，掩埋式栅极结构100g可以包括栅极电介质层110、栅电极120a和覆盖层130。覆盖层130和栅极电介质层110可以接触硬掩模层109。栅电极120a可以包括阻挡层121、低电阻率电极122和低功函数电极123。例如，阻挡层121可以是氮化钛，低电阻率电极122可以是钨，并且低功函数电极123可以例如由掺杂的多晶硅制成。掺杂的多晶硅可以指掺杂有n型杂质的多晶硅。
52.参考图3b，掩埋式栅极结构100g可以包括栅极电介质层110、栅电极120b和覆盖层130。覆盖层130和栅极电介质层110可以接触硬掩模层109。栅电极120b可以包括阻挡层121、低电阻率电极122、界面阻挡层124以及低功函数电极123。阻挡层121 和界面阻挡层124可以例如由氮化钛制成，低电阻率电极122可以例如由钨制成，并且低功函数电极123可以例如由掺杂的多晶硅制成。在另一实施例中，界面阻挡层124可以通过等离子体氮化形成。例如，阻挡层121和低电阻率电极122可以是通过等离子体氮化形成的氮化物。在另一实施例中，界面阻挡层124可以是阻挡层121和低电阻率电极122的氧化物部分。
53.参考图3c，掩埋式栅极结构100g可以包括栅极电介质层110、栅电极120c和覆盖层130。覆盖层130和栅极电介质层110可以接触硬掩模层109。栅电极120c可以包括低电阻率电极122和低功函数电极123。低电阻率电极122可以例如由氮化钛制成，并且低功函数电极123可以例如由掺杂的多晶硅制成。在另一实施例中，低电阻率电极 122可以为高功函数氮化钛，而低功函数电极123可以为低功函数氮化钛。
54.在图3a至图3c中，阻挡层121、低电阻率电极122、界面阻挡层124以及低功函数电极123可以是无氟层。在另一实施例中，低电阻率电极122可以为含氟层。低功函数电极123可以与图2a的第一掺杂区域107和第二掺杂区域108横向地重叠。低功函数电极123可以抑制栅致漏极泄漏(gidl)。
55.覆盖层130可以包括含氟材料。覆盖层130可以包括富氟层。硬掩模层109可以包括含氟材料。硬掩模层109可以包括富氟层。覆盖层130和硬掩模层109可以由相同的材料制成。覆盖层130和硬掩模层109可以包括含氟氧化硅。例如，覆盖层130和硬掩模层109可以包括氟化硅氧化物(siof)、氟化硅酸盐玻璃(fsg)或它们的组合。
56.第一氟fd1可以从覆盖层130扩散。例如，第一氟fd1可以扩散到栅电极120a、 120b和120c与栅极电介质层110之间的第一界面f1中。第一氟fd1可以是扩散到栅极电介质层110的膜中。第一氟fd1可以使第一界面f1的陷阱钝化，从而改善保持和行锤击特性。第一氟fd1也可以扩散到覆盖层130与栅极电介质层110之间的第二界面 f2中。第二氟fd2可以扩散到栅极电介质层110的膜中。
57.第一界面f1和第二界面f2可以是彼此竖向连续的。第一界面f1可以设置在比第二界面f2低的水平处。第一界面f1可以设置在栅电极120的两个侧壁上。
58.如上所述，第一界面f1和第二界面f2可以包括从覆盖层130扩散的第一氟fd1，并且第一界面f1和第二界面f2的陷阱可以用扩散的第一氟fd1来钝化。
59.第二氟fd2可以从硬掩模层109扩散到第二界面f2，并且第二界面f2的陷阱可以用扩散的第二氟fd2来钝化。第二氟fd2可以扩散到第一界面f1。因此，第一界面f1 和第二界面f2可以用第一氟fd1和第二氟fd2来钝化。第一界面f1可以包括从覆盖层130扩散的第一氟fd1和从硬掩模层109扩散的第二氟fd2。
60.图4a至图4d是示出根据本发明的其他实施例的掩埋式栅极结构的放大图。图4a 至图4d的掩埋式栅极结构200g可以类似于图1至图3c的掩埋式栅极结构100g。在下文中，将省略对重复部件的详细描述。
61.参考图4a，掩埋式栅极结构200g可以包括栅极电介质层110、栅电极120和覆盖层130a。可以在覆盖层130a的两个侧壁上形成硬掩模层109，并且可以在硬掩模层109 下方形成栅极电介质层110。
62.覆盖层130a可以包括含氟覆盖层131和无氟覆盖层132的叠置件。含氟覆盖层131 可以接触栅极电介质层110并且可以不接触硬掩模层109。无氟覆盖层132可以接触栅极电介质层110和硬掩模层109。含氟覆盖层131可以比无氟覆盖层132薄。含氟覆盖层131可以包括siof或fsg，而无氟覆盖层132可以包括氧化硅或氮化硅。
63.硬掩模层109可以包括含氟材料。硬掩模层109可以包括siof或fsg。
64.参考图4a，第一氟fd1可以从含氟覆盖层131扩散。例如，第一氟fd1可以扩散到栅电极120与栅极电介质层110之间的第一界面f1中。第一氟fd1可以扩散到栅极电介质层110的膜中。第一氟fd1可以使第一界面f1的陷阱钝化。第一氟fd1也可以扩散到含氟覆盖层131与栅极电介质层110之间的第二界面f2中。第二氟fd2可以扩散到栅极电介质层110的膜中。第二界面f2可以进一步包括无氟覆盖层132与栅极电介质层110之间的界面。
65.第一界面f1和第二界面f2可以是彼此竖向连续的。第一界面f1可以设置在比第二界面f2低的水平处。第一界面f1可以设置在栅电极120的两个侧壁上。
66.如上所述，第一界面f1和第二界面f2可以包括从含氟覆盖层131扩散的第一氟 fd1，并且第一界面f1和第二界面f2的陷阱可以用扩散的第一氟fd1来钝化。
67.第二氟fd2可以从硬掩模层109扩散到第二界面f2，并且第二界面f2的陷阱可以用扩散的第二氟fd2来钝化。第二氟fd2可以扩散到第一界面f1。因此，第一界面f1 和第二界面f2可以用第一氟fd1和第二氟fd2来钝化。第一界面f1可以包括从含氟覆盖层131扩散的第一氟fd1和从硬掩模层109扩散的第二氟fd2。
68.在图4b至图4d中，除了栅电极120a、120b和120c之外的部件可以与图4a的掩埋式栅极结构200g的部件相同。在下文中，将省略对重复部件的详细描述。
69.参考图4b，掩埋式栅极结构200g可以包括栅极电介质层110、栅电极120a和覆盖层130a。覆盖层130a和栅极电介质层110可以接触硬掩模层109。栅电极120a可以包括阻挡层121、低电阻率电极122和低功函数电极123。例如，阻挡层121可以是氮化钛，低电阻率电极122可以是钨，并且低功函数电极123可以例如由掺杂的多晶硅制成。掺杂的多晶硅可以指掺杂有n型杂质的多晶硅。
70.参考图4c，掩埋式栅极结构200g可以包括栅极电介质层110、栅电极120b和覆盖层130a。覆盖层130a和栅极电介质层110可以接触硬掩模层109。栅电极120b可以包括阻挡层121、低电阻率电极122、界面阻挡层124以及低功函数电极123。阻挡层121 和界面阻挡层124可以例如由氮化钛制成，低电阻率电极122可以例如由钨制成，并且低功函数电极123可以例如由掺杂的多晶硅制成。在另一实施例中，界面阻挡层124可以通过等离子体氮化形成。例如，阻挡层121和低电阻率电极122可以是通过等离子体氮化形成的氮化物。在另一实施例中，界面阻挡层124可以是阻挡层121和低电阻率电极122的氧化物部分。
71.参考图4d，掩埋式栅极结构200g可以包括栅极电介质层110、栅电极120c和覆盖层130a。覆盖层130a和栅极电介质层110可以接触硬掩模层109。栅电极120c可以包括低电阻率电极122和低功函数电极123。低电阻率电极122可以例如由氮化钛制成，并且低功函数电极123可以例如由掺杂的多晶硅制成。在另一实施例中，低电阻率电极 122可以为高功函数氮化钛，而低功函数电极123可以为低功函数氮化钛。
72.在图4b至图4d中，阻挡层121、低电阻率电极122、界面阻挡层124和低功函数电极123可以是无氟层。在另一实施例中，低电阻率电极122可以为含氟层。低功函数电极123可以抑制栅致漏极泄漏(gidl)。
73.图5a至图5d是示出根据本发明的其他实施例的掩埋式栅极结构的放大图。图5a 至图5d的掩埋式栅极结构300g可以类似于图1至图4d的掩埋式栅极结构100g和200g。在下文中，将省略对重复部件的详细描述。
74.参考图5a，掩埋式栅极结构300g可以包括栅极电介质层110、栅电极120和覆盖层130b。可以在覆盖层130b的两个侧壁上形成硬掩模层109，并且可以在硬掩模层109 下方形成栅极电介质层110。
75.覆盖层130b可以包括含氟覆盖层131
′
和无氟覆盖层132
′
的叠置件。含氟覆盖层131
′
可以被共形地形成，并且无氟覆盖层132
′
可以被形成为比含氟覆盖层131
′
厚。含氟覆盖层131
′
可以接触栅电极120、栅极电介质层110和硬掩模层109。无氟覆盖层132
′
可以不接触栅极电介质层110和硬掩模层109。含氟覆盖层131
′
可以包括siof或fsg，而无氟覆盖层132
′
可以包括氧化硅或氮化硅。
76.硬掩模层109可以包括含氟材料。硬掩模层109可以包括siof或fsg。
77.参考图5a，第一氟fd1可以从含氟覆盖层131
′
扩散。例如，第一氟fd1可以扩散到栅电极120与栅极电介质层110之间的第一界面f1中。第一氟fd1可以扩散到栅极电介质层110的膜中。第一氟fd1可以使第一界面f1的陷阱钝化。第一氟fd1也可以扩散到含氟覆盖层131
′
与栅极电介质层110之间的第二界面f2中。第二氟fd2可以扩散到栅极电介质层110的膜中。
78.第一界面f1和第二界面f2可以是彼此竖向连续的。第一界面f1可以设置在比第二界面f2低的水平处。第一界面f1可以设置在栅电极120的两个侧壁上。
79.如上所述，第一界面f1和第二界面f2可以包括从含氟覆盖层131
′
扩散的第一氟 fd1，并且第一界面f1和第二界面f2的陷阱可以用扩散的第一氟fd1来钝化。
80.第二氟fd2可以从硬掩模层109扩散到第二界面f2，并且第二界面f2的陷阱可以用扩散的第二氟fd2来钝化。第二氟fd2可以扩散到第一界面f1。因此，第一界面f1 和第二界面f2可以用第一氟fd1和第二氟fd2来钝化。第一界面f1可以包括从含氟覆盖层131
′
扩散的第一氟fd1和从硬掩模层109扩散的第二氟fd2。
81.在图5b至图5d中，除了栅电极120a、120b和120c之外的部件可以与图5a的掩埋式栅极结构300g的部件相同。在下文中，将省略对重复部件的详细描述。
82.参考图5b，掩埋式栅极结构300g可以包括栅极电介质层110、栅电极120a和覆盖层130b。覆盖层130b和栅极电介质层110可以接触硬掩模层109。栅电极120a可以包括阻挡层121、低电阻率电极122和低功函数电极123。阻挡层121可以例如由氮化钛制成，低电阻率电极122可以例如由钨制成，并且低功函数电极123可以例如由掺杂的多晶硅制成。掺杂的多晶硅可以指掺杂有n型杂质的多晶硅。
83.参考图5c，掩埋式栅极结构300g可以包括栅极电介质层110、栅电极120b和覆盖层130b。覆盖层130b和栅极电介质层110可以接触硬掩模层109。栅电极120b可以包括阻挡层121、低电阻率电极122、界面阻挡层124以及低功函数电极123。阻挡层121 和界面阻挡层124可以例如由氮化钛制成，低电阻率电极122可以例如由钨制成，并且低功函数电极123可以例如由掺杂的多晶硅制成。在另一实施例中，界面阻挡层124可以通过等离子体氮化形成。例如，阻挡层121和低电阻率电极122可以是通过等离子体氮化形成的氮化物。在另一实施例中，界面阻挡层124可以是阻挡层121和低电阻率电极122的氧化物部分。
84.参考图5d，掩埋式栅极结构300g可以包括栅极电介质层110、栅电极120c和覆盖层130b。覆盖层130b和栅极电介质层110可以接触硬掩模层109。栅电极120c可以包括低电阻率电极122和低功函数电极123。低电阻率电极122可以例如由氮化钛制成，并且低功函数电极123可以例如由掺杂的多晶硅制成。在另一实施例中，低电阻率电极 122可以为高功函数氮化钛，而低功函数电极123可以为低功函数氮化钛。
85.在图5b至图5d中，阻挡层121、低电阻率电极122、界面阻挡层124以及低功函数电极123可以是无氟层。在另一实施例中，低电阻率电极122可以为含氟层。低功函数电极123可以抑制栅致漏极泄漏(gidl)。
86.在图3a、图4b和与5b中，阻挡层121、低电阻率电极122和低功函数电极123 可以分别包括例如氮化钛、钨和掺杂的多晶硅。
87.在图3b、图4c和图5c中，阻挡层121、低电阻率电极122、界面阻挡层124以及低功函数电极123可以分别包括例如第一氮化钛、钨、第二氮化钛和掺杂的多晶硅。
88.在图3c、图4d和图5d，低电阻率电极122和低功函数电极123可以分别包括例如氮化钛和掺杂的多晶硅。在另一实施例中，低电阻率电极122可以包括高功函数氮化钛，而低功函数电极123可以包括低功函数氮化钛。高功函数氮化钛可以是富钛氮化钛，而低功函数氮化钛可以是富氮氮化钛。在另一实施例中，低电阻率电极122可以包括化学计量的氮化钛，并且低功函数电极123可以包括低功函数氮化钛。合成氮化钛所需的钛和氮的化学计量比例为1:1。
89.上述本发明不限于上述实施例和附图，并且对于本领域技术人员显而易见的是，
在不脱离本发明的精神和范围的情况下可以对其进行各种替换、修改和改变。