电容器件及其形成方法与流程

本发明涉及半导体制造领域，尤其是涉及一种电容器件及其形成方法。

背景技术：

1、在半导体集成电路中，与晶体管电路制作在同一芯片上的集成电容被广泛地应用。其形式主要有金属-绝缘体-金属(metal-insulator-metal，mim)电容和金属-氧化物-金属(metal-oxide-metal，mom)电容两种。其中，mim电容使用上下层金属作为电容极板，制作mim电容一般需要新增光刻层次，同时电容介质层击穿电压与电容大小是无法调和的矛盾量，而且平板电容一般都需要较大的面积，不利于器件的集成。而mom电容采用指状结构和叠层相结合的方法可以在相对较小的面积上制作容量更大的电容。此外，在制作mom电容时，无需额外的光刻胶层和掩模，从而制作工艺相对于mim电容也更简单，成本更低。

2、然而，随着器件尺寸的不断缩小，mom电容受金属线间距离的限制，使得电容无法做大，且稳定度较差。因此，现有的mom电容技术有待进一步提高。

技术实现思路

1、本发明解决的技术问题是提供一种电容器件及其形成方法，以提高mom电容密度。

2、为解决上述技术问题，本发明的技术方案提供一种电容器件，包括：衬底，所述衬底包括基底、位于基底上的器件层以及所述器件层上的介质层，所述器件层包括器件结构以及相邻器件结构之间的隔离结构；位于所述衬底上交替层叠设置的若干第一金属层和若干第二金属，所述第一金属层与所述第二金属层相互垂直，各所述第一金属层位于相邻的第二金属层之间，各所述第一金属层包括若干第一电极层和若干第二电极层交叉排列的叉指电极，各所述第二金属层包括若干第三电极层和若干第四电极层交叉排列的叉指电极；若干第一导电插塞，所述若干第一导电插塞使相邻层的所述第一电极层和所述第三电极层电连接；若干第二导电插塞，所述若干第二导电插塞使相邻层的所述第二电极层和所述第四电极层电连接；与所述若干第一电极层以及所述若干第三电极层相连的第一引出端，自距离所述第一引出端最远处的第一电极层末端到所述第一引出端的路径值为第一值，自距离所述第一引出端最远处的第三电极层末端到所述第一引出端的路径值为第二值，所述第一值和所述第二值的差值范围低于或等于第一目标值；与所述若干第二电极层以及所述若干第四电极层相连的第二引出端，自距离所述第二引出端最远处的第二电极层末端到所述第二引出端的路径值为第三值，自距离所述第二引出端最远处的第四电极层末端到所述第二引出端的路径值为第四值，所述第一值和所述第二值的差值范围低于或等于第二目标值。

3、可选的，包括：所述若干第一电极层和所述若干第二电极层均分别行于第一方向且沿第二方向排布，各第一电极层位于相邻的第二电极层之间；所述若干第三电极层和所述若干第四电极层均分别行于第二方向且沿第一方向排布，且各第三电极层位于相邻的第四电极层之间。

4、可选的，所述衬底包括主体区和位于所述主体区外侧的连接区，所述主体区包括沿着所述第一方向上相对的两边的第一边和第二边，沿着所述第二方向上相对的第三边和第四边，所述连接区包括与所述第一边和所述第三边相邻的第一连接区以及与所述第二边和所述第四边相邻的第二连接区。

5、可选的，所述若干第一导电插塞位于所述第一连接区上；所述若干第二导电插塞位于所述第二连接区上。

6、可选的，所述第一目标值的范围为0μm至50μm；所述第二目标值的范围为0μm至50μm。

7、可选的，所述若干第一金属层的数量范围为大于或等于2层；所述若干第二金属层的数量范围为大于或等于2层。

8、可选的，在沿着所述第二方向上，相邻的所述第一电极层和所述第二电极层之间的距离范围为10nm至1μm；在沿着所述第一方向上，相邻的所述第三电极层和所述第四电极层之间的距离范围为10nm至1μm；在沿所述第二方向上，所述第一电极层的宽度范围为10nm至3μm，所述第二电极层的宽度范围为10nm至3μm；在沿所述第一方向上，所述第三电极层的宽度范围为10nm至3μm，所述第四电极层的宽度范围为10nm至3μm。

9、相应的，本发明的技术方案还提供一种电容器件的形成方法，包括：提供衬底，所述衬底包括基底、位于基底上的器件层以及所述器件层上的介质层，所述器件层包括器件结构以及相邻器件结构之间的隔离结构；在所述衬底上形成交替层叠设置的若干第一金属层和若干第二金属，所述第一金属层与所述第二金属层相互垂直，各所述第一金属层位于相邻的第二金属层之间，各所述第一金属层包括若干第一电极层和若干第二电极层交叉排列的叉指电极，各所述第二金属层包括若干第三电极层和若干第四电极层交叉排列的叉指电极，相邻层的所述第一电极层和所述第三电极层电连接，相邻层的所述第二电极层和所述若干第四电极层电连接；形成与所述若干第一电极层以及所述若干第三电极层相连的第一引出端，自距离所述第一引出端最远处的第一电极层末端到所述第一引出端的路径值为第一值，自距离所述第一引出端最远处的第三电极层末端到所述第一引出端的路径值为第二值，所述第一值和所述第二值的差值范围低于或等于第一目标值；形成与所述若干第二电极层以及所述若干第四电极层相连的第二引出端，自距离所述第二引出端最远处的第二电极层末端到所述第二引出端的路径值为第三值，自距离所述第二引出端最远处的第四电极层末端到所述第二引出端的路径值为第四值，所述第三值和所述第四值的差值范围低于或等于第二目标值。

10、可选的，包括：所述若干第一电极层和所述若干第二电极层均分别行于第一方向且沿第二方向排布，各第一电极层位于相邻的第二电极层之间；所述若干第三电极层和所述若干第四电极层均分别行于第二方向且沿第一方向排布，且各第三电极层位于相邻的第四电极层之间。

11、可选的，所述衬底包括主体区和位于所述主体区外侧的连接区，所述主体区包括沿着所述第一方向上相对的两边的第一边和第二边，沿着所述第二方向上相对的第三边和第四边，所述连接区包括与所述第一边和所述第三边相邻的第一连接区以及与所述第二边和所述第四边相邻的第二连接区。

12、可选的，还包括：在相邻第一金属层和第二金属层之间形成若干第一导电插塞和若干第二导电插塞，所述若干第一导电插塞位于所述第一连接区上，所述若干第二导电插塞位于所述第二连接区上，所述若干第一导电插塞使相邻层的所述第一电极层和所述第三电极层电连接，所述若干第二导电插塞使相邻层的所述第二电极层和所述第四电极层电连接。

13、可选的，所述第一目标值的范围为0μm至50μm；所述第二目标值的范围为0μm至50μm。

14、可选的，所述若干第一金属层的数量范围为大于或等于2层；所述若干第二金属层的数量范围为大于或等于2层。

15、可选的，在沿着所述第二方向上，相邻的所述第一电极层和所述第二电极层之间的距离范围为10nm至1μm；在沿着所述第一方向上，相邻的所述第三电极层和所述第四电极层之间的距离范围为10nm至1μm；在沿所述第二方向上，所述第一电极层的宽度范围为10nm至3μm，所述第二电极层的宽度范围为10nm至3μm；在沿所述第一方向上，所述第三电极层的宽度范围为10nm至3μm，所述第四电极层的宽度范围为10nm至3μm。

16、与现有技术相比，本发明实施例的技术方案具有以下有益效果：

17、本发明技术方案提供的电容器件中，自所述若干第一电极层任意点到所述第一引出端的路径的最大值为第一值，自所述若干第三电极层任意点到所述第一引出端的路径的最大值为第二值，所述第一值和所述第二值的差值范围低于或等于第一目标值，选择尽量小的第一目标值，尤其当所述第一值和所述第二值相等时，所述第一引出端两侧的第一电极层和第三电极层进入同一引出端的信号路径相差较小，信号的不对称性较小，使电容的等效电阻值较小，在电容的高频段，由于电阻值和电容的相关性，电阻值越小导致器件电容值越大，有利于提高电容密度；同样地，对第二引出端，第三值和第四值的差值范围低于或等于第二目标值，有利于提高电容密度。

18、本发明技术方案提供的电容器件的形成方法中，形成与所述若干第一金属层相连的第一引出端，自所述若干第一电极层任意点到所述第一引出端的路径的最大值为第一值，自所述若干第三电极层任意点到所述第一引出端的路径的最大值为第二值，所述第一值和所述第二值的差值范围低于或等于第一目标值，选择尽量小的第一目标值，尤其当所述第一值和所述第二值相等时，所述第一引出端两侧的第一电极层和第三电极层进入同一引出端的信号路径相差较小，信号的不对称性较小，使电容的等效电阻值较小，在电容的高频段，由于电阻值和电容的相关性，电阻值越小导致器件电容值越大，有利于提高电容密度；同样地，对第二引出端，第三值和第四值的差值范围低于或等于第二目标值，有利于提高电容密度。