图像传感器及其形成方法与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种图像传感器及其形成方法。


背景技术：

2.图像传感器是将光学图像转换成电信号的半导体器件，由于cmos图像传感器(cmos image sensor，cis)具有低功耗和高信噪比的优点，因此在各种领域内得到了广泛应用。
3.在cmos图像传感器中最常用的pixel单元包含一个光电二极管pd和四个mos管，包括转移晶体管tx、复位晶体管rst，源跟随晶体管sf和行选择晶体管rs、以及浮动扩散区fd，可以实现对光电二极管pd的选中、复位、信号输出、信号放大和读出的控制。原理为当光线照射光电二极管pd时，光电二极管pd中就会产生光生载流子的积累，然后通过外部控制电路打开转移晶体管tx，光生载流子就从光电二极管pd流到浮动扩散区fd，浮动扩散区fd既是转移晶体管tx的漏极，又是pn结电容，浮动扩散区fd将光生载流子转变为电压信号输出。
4.然而，现有技术的cmos图像传感器在形成过程中仍存在诸多问题。


技术实现要素：

5.本发明解决的技术问题是提供一种图像传感器及其形成方法，以提升图像传感器中像素的性能，。
6.为解决上述问题本发明技术方案中提供了一种图像传感器的形成方法，包括：提供衬底，所述衬底内具有第一离子，所述衬底包括像素区；在所述像素区内形成若干深沟槽；在所述深沟槽内形成第一掺杂外延层，第一掺杂外延层内具有所述第一离子；在所述深沟槽内形成第一本征外延层，所述第一本征外延层位于所述第一掺杂外延层上；在所述深沟槽内形成第二掺杂外延层，所述第二掺杂外延层内具有第二离子，所述第一离子与所述第二离子的电学类型不同，所述第二掺杂外延层位于所述第一本征外延层上；在所述深沟槽内形成第二本征外延层，所述第二本征外延层位于所述第二掺杂外延层上，且所述第二本征外延层填充满所述深沟槽；在形成所述第二本征外延层之后，对所述第一掺杂外延层和所述第二掺杂外延层退火处理，使得所述第一掺杂外延层内的第一离子和所述第二掺杂外延内层内的第二离子扩散至所述第一本征外延层内。
7.可选的，所述第一离子为p型离子；所述第二离子为n型离子。
8.可选的，所述第一掺杂外延层内的第一离子的掺杂浓度大于所述衬底内的第一离子的掺杂浓度；所述第二掺杂外延层内的第二离子的掺杂浓度大于所述衬底内的第一离子的掺杂浓度。
9.可选的，所述第一掺杂外延层内的第一离子的掺杂浓度为：1e17atoms/cm3～3e17atoms/cm3。
10.可选的，所述第二掺杂外延层内的第二离子的掺杂浓度为：1e17atoms/cm3～3e17atoms/cm3。
11.可选的，所述第一本征外延层的厚度大于所述第一掺杂外延层的厚度；所述第一本征外延层的厚度大于所述第二掺杂外延层的厚度。
12.可选的，所述第一掺杂外延层的厚度为40纳米～60纳米；所述第二掺杂外延层的厚度为40纳米～60纳米；所述第一本征外延层的厚度为90纳米～110纳米。
13.可选的，所述衬底还包括：标记区；在形成所述深沟槽的过程中，还包括：在所述标记区内形成标记开口；所述标记开口具有第一深度尺寸，所述深沟槽具有第二深度尺寸，所述第二深度尺寸大于所述第一深度尺寸。
14.可选的，所述标记开口和所述深沟槽的形成方法包括：在所述衬底上形成第一图形化层，所述第一图形化层暴露出部分所述衬底表面；以所述第一图形化层为掩膜刻蚀所述衬底，在所述标记区内形成所述标记开口，在所述像素区内形成初始深沟槽；去除所述第一图形化层；在所述标记开口的表面以及所述初始深沟槽的表面形成外延阻挡层；在形成所述外延阻挡层之后，在所述衬底上形成牺牲层，所述牺牲层覆盖所述标记开口；在形成所述牺牲层之后，刻蚀所述初始深沟槽以形成所述深沟槽；在形成所述深沟槽之后，去除所述牺牲层。
15.可选的，在去除所述牺牲层之后，还包括：沿垂直于所述深沟槽侧壁方向对所述深沟槽进行扩展刻蚀处理。
16.可选的，在形成所述第二掺杂外延层之后，且在形成所述第二本征外延层之前，还包括：去除位于所述标记开口和所述深沟槽内的外延阻挡层；在所述深沟槽内形成第二本征外延层的过程中，还包括：在所述标记开口内和所述衬底上形成所述第二本征外延层。
17.可选的，在对所述第一掺杂外延层和所述第二掺杂外延层退火处理之后，还包括：在所述第二本征外延层内形成第一引线区，所述第一引线区内具有所述第二离子，所述第一引线区分别与所述第一掺杂外延层、第一本征外延层以及第二掺杂外延层连接；在所述第二本征外延层和位于相邻所述深沟槽之间的衬底内形成第二引线区，所述第二引线区内具有所述第一离子。
18.相应的，本发明技术方案中还提供一种图像传感器，包括：衬底，所述衬底内具有第一离子，所述衬底包括像素区；位于所述像素区内的若干深沟槽；位于所述深沟槽内的第一掺杂外延层，第一掺杂外延层内具有所述第一离子；位于所述深沟槽内的第一本征外延层，所述第一本征外延层位于所述第一掺杂外延层上；位于所述深沟槽内的第二掺杂外延层，所述第二掺杂外延层内具有第二离子，所述第一离子与所述第二离子的电学类型不同，所述第二掺杂外延层位于所述第一本征外延层上；位于所述深沟槽内的第二本征外延层，所述第二本征外延层位于所述第二掺杂外延层上，且所述第二本征外延层填充满所述深沟槽。
19.可选的，所述第一离子为p型离子；所述第二离子为n型离子。
20.可选的，所述第一掺杂外延层内的第一离子的掺杂浓度大于所述衬底内的第一离子的掺杂浓度；所述第二掺杂外延层内的第二离子的掺杂浓度大于所述衬底内的第一离子的掺杂浓度。
21.可选的，所述第一掺杂外延层内的第一离子的掺杂浓度为：1e17atoms/cm3～3e17atoms/cm3。
22.可选的，所述第二掺杂外延层内的第二离子的掺杂浓度为：1e17atoms/cm3～
3e17atoms/cm3。
23.可选的，所述第一本征外延层的厚度大于所述第一掺杂外延层的厚度；所述第一本征外延层的厚度大于所述第二掺杂外延层的厚度。
24.可选的，所述第一掺杂外延层的厚度为40纳米～60纳米；所述第二掺杂外延层的厚度为40纳米～60纳米；所述第一本征外延层的厚度为90纳米～110纳米。
25.可选的，所述衬底还包括：标记区，所述标记区内具有标记开口，所述第二本征外延层还位于所述标记开口内和所述衬底上；所述标记开口具有第一深度尺寸，所述深沟槽具有第二深度尺寸，所述第二深度尺寸大于所述第一深度尺寸。
26.可选的，还包括：位于所述第二本征外延层内的第一引线区，所述第一引线区内具有所述第二离子，所述第一引线区分别与所述第一掺杂外延层、第一本征外延层以及第二掺杂外延层连接；位于所述第二本征外延层和位于相邻所述深沟槽之间的衬底内的第二引线区，所述第二引线区内具有所述第一离子。
27.与现有技术相比，本发明的技术方案具有以下优点：
28.本发明技术方案的图像传感器的形成方法中，所述第一掺杂外延层和所述第二掺杂外延层的形成工艺均采用外延生长工艺，由于外延生长过程中的薄膜是逐层堆叠的，而且每生长一层薄膜均会掺入离子，进而使得形成的所述第一掺杂外延层内的第一离子浓度分布、以及所述第二掺杂外延层内的第二离子浓度分布的均匀性大大提高。另外，外延生长形成所述第一掺杂外延层和所述第二掺杂外延层不会对所述衬底的表面造成损失，进而使得最终形成的图像传感器的像素性能有效提升。
29.本发明技术方案的图像传感器中，所述第一掺杂外延层和所述第二掺杂外延层的形成工艺均采用外延生长工艺，由于外延生长过程中的薄膜是逐层堆叠的，而且每生长一层薄膜均会掺入离子，进而使得形成的所述第一掺杂外延层内的第一离子浓度分布、以及所述第二掺杂外延层内的第二离子浓度分布的均匀性大大提高。另外，外延生长形成所述第一掺杂外延层和所述第二掺杂外延层不会对所述衬底的表面造成损失，进而使得最终形成的图像传感器的像素性能有效提升。
附图说明
30.图1是一种图像传感器的形成方法各步骤结构示意图；
31.图2至图12是本发明实施例中图像传感器的形成方法各步骤的结构示意图。
具体实施方式
32.正如背景技术所述，现有技术的cmos图像传感器在形成过程中仍存在诸多问题。以下将结合附图进行具体说明。
33.图1是一种图像传感器的形成方法各步骤结构示意图。
34.请参考图1，提供衬底100；采用离子注入工艺在所述衬底100内形成相互邻接的第一掺杂区101和第二掺杂区102，所述第一掺杂区101内具有第一离子，所述第二掺杂区102内具有第二离子，所述第一离子和所述第二离子的电学类型不同。
35.在本实施例中，由于所述第一离子和所述第二离子的电学类型不同，所述第一离子和所述第二离子在经过退火处理之后会进行一定的扩散，进而形成光电二极管结构。后
续通过光线由照射所述衬底上，使所述衬底100激发出电子，所述光电二极管结构用于将激发出的电子形成电信号。
36.然而，由于所述第一掺杂区101和所述第二掺杂区102均由离子注入工艺形成，高能的离子注入会对所述衬底100的表面造成损伤，而且在离子注入的过程中，会使得所述第一掺杂区101和所述第二掺杂区102在纵向上的离子浓度分布不均匀，进而影响图像传感器中的像素性能。
37.在此基础上，本发明提供一种图像传感器及其形成方法，所述第一掺杂外延层和所述第二掺杂外延层的形成工艺均采用外延生长工艺，由于外延生长过程中的薄膜是逐层堆叠的，而且每生长一层薄膜均会掺入离子，进而使得形成的所述第一掺杂外延层内的第一离子浓度分布、以及所述第二掺杂外延层内的第二离子浓度分布的均匀性大大提高。另外，外延生长形成所述第一掺杂外延层和所述第二掺杂外延层不会对所述衬底的表面造成损失，进而使得最终形成的图像传感器的像素性能有效提升。
38.为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
39.图2至图12是本发明实施例中背照式图像传感器的形成方法各步骤结构示意图。
40.请参考图2，提供衬底200，所述衬底200内具有第一离子，所述衬底200包括像素区i。
41.在本实施例中，所述衬底200的材料为硅。
42.在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
43.在本实施例中，所述第一离子为p型离子。
44.所述p型离子包括：硼离子或铟离子。
45.在本实施例中，所述p型离子采用硼离子。
46.在本实施例中，所述衬底200还包括标记区ii。所述像素区i用于形成像素单元，所述标记区ii用于形成标记结构，通过所述标记结构用于在后续形成像素单元的过程中晶体管与所述像素区进行对准。
47.在本实施例中，在提供所述衬底200之后，还包括：在所述像素区i内形成若干深沟槽；在所述标记区ii内形成标记开口；所述标记开口具有第一深度尺寸，所述深沟槽具有第二深度尺寸，所述第二深度尺寸大于所述第一深度尺寸。具体过程请参考图3至图6。
48.请参考图3，在所述衬底200上形成第一图形化层(未图示)，所述第一图形化层暴露出部分所述衬底200表面；以所述第一图形化层为掩膜刻蚀所述衬底200，在所述标记区ii内形成所述标记开口201，在所述像素区i内形成初始深沟槽202；去除所述第一图形化层。
49.在本实施例中，所述标记开口201具有第一深度尺寸。
50.请参考图4，在所述标记开口201的表面以及所述初始深沟槽202的表面形成外延阻挡层203。
51.在本实施例中，所述外延阻挡层203的材料采用氧化硅。
52.在本实施例中，在所述标记开口201内形成所述外延阻挡层203的目的在于：防止后续在形成第一掺杂外延层、第一本征外延层和第二掺杂外延层的过程中，将所述标记开口201填满。
53.请参考图5，在形成所述外延阻挡层203之后，在所述衬底200上形成牺牲层(未图示)，所述牺牲层覆盖所述标记开口201；在形成所述牺牲层之后，刻蚀所述初始深沟槽202以形成所述深沟槽204；在形成所述深沟槽204之后，去除所述牺牲层。
54.在本实施例中，由于所述标记开口201是在形成所述深沟槽204的过程中同时形成，因此能够避免再次单独采用一次光罩刻蚀形成所述标记开口201，进而能够有效减少制程步骤，且降低制作成本。
55.在本实施例中，所述深沟槽204具有第二深度尺寸，所述第二深度尺寸大于所述第一深度尺寸。
56.请参考图6，在去除所述牺牲层之后，沿垂直于所述深沟槽204侧壁方向对所述深沟槽204进行扩展刻蚀处理。
57.在本实施例中，沿垂直于所述深沟槽204侧壁方向对所述深沟槽204进行扩展刻蚀处理的工艺采用湿法刻蚀工艺。
58.请参考图7，在所述深沟槽204内形成第一掺杂外延层205，第一掺杂外延层205内具有所述第一离子。
59.在本实施例中，所述第一掺杂外延层205的形成工艺采用外延生长工艺。
60.在本实施例中，所述第一离子采用p型离子。
61.所述p型离子包括：硼离子或铟离子。
62.在本实施例中，所述p型离子采用硼离子。
63.在本实施例中，所述第一掺杂外延层205内的第一离子的掺杂浓度大于所述衬底200内的第一离子的掺杂浓度。
64.在本实施例中，所述第一掺杂外延层205内的第一离子的掺杂浓度为：1e17atoms/cm3～3e17atoms/cm3。
65.在本实施例中，所述第一掺杂外延层205的厚度为40纳米～60纳米。
66.请参考图8，在所述深沟槽204内形成第一本征外延层206，所述第一本征外延层206位于所述第一掺杂外延层205上。
67.在本实施例中，所述第一本征外延层206的形成工艺采用外延生长工艺。
68.在本实施例中，所述第一本征外延层206的厚度大于所述第一掺杂外延层205的厚度。
69.在本实施例中，所述第一本征外延层206的厚度为90纳米～110纳米。
70.请参考图9，在所述深沟槽204内形成第二掺杂外延层207，所述第二掺杂外延层207内具有第二离子，所述第一离子与所述第二离子的电学类型不同，所述第二掺杂外延层207位于所述第一本征外延层206上。
71.在本实施例中，所述第二掺杂外延层207的形成工艺采用外延生长工艺。
72.在本实施例中，由于外延生长过程中的薄膜是逐层堆叠的，而且每生长一层薄膜均会掺入离子，进而使得形成的所述第一掺杂外延层205内的第一离子浓度分布、以及所述第二掺杂外延层207内的第二离子浓度分布的均匀性大大提高。另外，外延生长形成所述第一掺杂外延层205和所述第二掺杂外延层207不会对所述衬底200的表面造成损失，进而使得最终形成的图像传感器的像素性能有效提升。
73.在本实施例中，所述第二离子采用n型离子。
74.所述n型离子包括：磷离子或砷离子。
75.在本实施例中，所述n型离子采用磷离子。
76.在本实施例中，所述第二掺杂外延层207内的第二离子的掺杂浓度大于所述衬底内的第一离子的掺杂浓度。
77.在本实施例中，所述第二掺杂外延层207内的第二离子的掺杂浓度为：1e17atoms/cm3～3e17atoms/cm3。
78.在本实施例中，所述第一本征外延层206的厚度大于所述第二掺杂外延层207的厚度。
79.在本实施例中，所述第二掺杂外延层207的厚度为40纳米～60纳米。
80.请参考图10，在所述深沟槽204内形成第二本征外延层208，所述第二本征外延层208位于所述第二掺杂外延层207上，且所述第二本征外延层208填充满所述深沟槽204。
81.在本实施例中，所述第二本征外延层208的形成工艺采用外延生长工艺。
82.在本实施例中，在形成所述第二本征外延层208之前，还包括：去除外延阻挡层203。
83.在本实施例中，在所述深沟槽204内形成第二本征外延层208的过程中，还包括：在所述标记开口201内和所述衬底200上形成所述第二本征外延层208。
84.在本实施例中，形成在所述标记开口201内的所述第二本征外延层208具体位于所述标记开口201的侧壁和底部表面，因此位于所述标记开口201内的所述第二本征外延层208的表面不平坦，因此根据这一特征将作为后续的标记结构使用。
85.请参考图11，在形成所述第二本征外延层208之后，对所述第一掺杂外延层205和所述第二掺杂外延层207退火处理，使得所述第一掺杂外延层205内的第一离子和所述第二掺杂外延内层207内的第二离子扩散至所述第一本征外延层206内。
86.在本实施例中，由于所述第一离子和所述第二离子的电学类型不同，所述第一离子和所述第二离子在经过退火处理之后扩散至所述第一本征外延层206内，进而形成光电二极管结构。后续通过光线由照射所述衬底200上，使所述衬底200激发出电子，所述光电二极管结构用于将激发出的电子形成电信号。
87.请参考图12，在对所述第一掺杂外延层205和所述第二掺杂外延层207退火处理之后，在所述第二本征外延层208内形成第一引线区209，所述第一引线区209内具有所述第二离子，所述第一引线区209分别与所述第一掺杂外延层205、第一本征外延层206以及第二掺杂外延层207连接；在所述第二本征外延层208和位于相邻所述深沟槽204之间的衬底200内形成第二引线区210，所述第二引线区210内具有所述第一离子。
88.在本实施例中，通过所述第一引线区209将形成的所述光电二极管结构引出，用于与后续形成的逻辑器件结构连接。
89.相应的，本发明的实施例中还提供了一种图像传感器，请继续参考图12，包括：衬底200，所述衬底200内具有第一离子，所述衬底200包括像素区i；位于所述像素区i内的若干深沟槽204；位于所述深沟槽204内的第一掺杂外延层205，第一掺杂外延层205内具有所述第一离子；位于所述深沟槽204内的第一本征外延层206，所述第一本征外延层206位于所述第一掺杂外延层205上；位于所述深沟槽204内的第二掺杂外延层207，所述第二掺杂外延层207内具有第二离子，所述第一离子与所述第二离子的电学类型不同，所述第二掺杂外延
层207位于所述第一本征外延层206上；位于所述深沟槽204内的第二本征外延层208，所述第二本征外延层208位于所述第二掺杂外延层207上，且所述第二本征外延层208填充满所述深沟槽204。
90.在本实施例中，所述第一掺杂外延层205和所述第二掺杂外延层207的形成工艺均采用外延生长工艺，由于外延生长过程中的薄膜是逐层堆叠的，而且每生长一层薄膜均会掺入离子，进而使得形成的所述第一掺杂外延层205内的第一离子浓度分布、以及所述第二掺杂外延层207内的第二离子浓度分布的均匀性大大提高。另外，外延生长形成所述第一掺杂外延层205和所述第二掺杂外延层207不会对所述衬底200的表面造成损失，进而使得最终形成的图像传感器的像素性能有效提升。
91.在本实施例中，所述第一离子为p型离子；所述第二离子为n型离子。
92.在本实施例中，所述第一掺杂外延层205内的第一离子的掺杂浓度大于所述衬底200内的第一离子的掺杂浓度；所述第二掺杂外延层207内的第二离子的掺杂浓度大于所述衬底200内的第一离子的掺杂浓度。
93.在本实施例中，所述第一掺杂外延层205内的第一离子的掺杂浓度为：1e17atoms/cm3～3e17atoms/cm3。
94.在本实施例中，所述第二掺杂外延层207内的第二离子的掺杂浓度为：1e17atoms/cm3～3e17atoms/cm3。
95.在本实施例中，所述第一本征外延层206的厚度大于所述第一掺杂外延层205的厚度；所述第一本征外延层206的厚度大于所述第二掺杂外延层207的厚度。
96.在本实施例中，所述第一掺杂外延层205的厚度为40纳米～60纳米；所述第二掺杂外延层207的厚度为40纳米～60纳米；所述第一本征外延层206的厚度为90纳米～110纳米。
97.在本实施例中，所述衬底200还包括：标记区ii，所述标记区ii内具有标记开口201，所述第二本征外延层208还位于所述标记开口201内和所述衬底200上；所述标记开口201具有第一深度尺寸，所述深沟槽204具有第二深度尺寸，所述第二深度尺寸大于所述第一深度尺寸。
98.在本实施例中，还包括：位于所述第二本征外延层208内的第一引线区209，所述第一引线区209内具有所述第二离子，所述第一引线区209分别与所述第一掺杂外延层205、第一本征外延层206以及第二掺杂外延层207连接；位于所述第二本征外延层208和位于相邻所述深沟槽204之间的衬底200内的第二引线区210，所述第二引线区210内具有所述第一离子。
99.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。