半导体结构及其制作方法与流程

1.本公开涉及半导体技术领域，特别涉及一种半导体结构及其制作方法。


背景技术：

2.基于反熔丝(anti fuse)技术的反熔丝器件被广泛应用于各类芯片中，例如动态随机存取存储器(dynamic random access memory，dram)芯片中利用反熔丝器件实现冗余修复(包括行修复和列修复)，或利用反熔丝器件实现对芯片内部各种参数(例如电压、电流和频率等)的精确修调。


技术实现要素：

3.根据本公开实施例的第一方面，提供一种半导体结构，包括：
4.衬底，包括相邻的浅沟槽隔离区和有源区；
5.栅极结构，包括栅氧化层和栅极，所述栅氧化层位于所述衬底表面，所述栅极位于所述栅氧化层上；其中，所述栅极结构在所述衬底表面的投影与所述浅沟槽隔离区至少部分重叠；
6.第一接触结构，包括电极层以及包围所述电极层的介质层，所述介质层与所述栅极结构直接接触；
7.第二接触结构，位于所述栅极上并与所述栅极接触，所述第二接触结构位于所述浅沟槽隔离区。
8.在一些实施例中，所述第一接触结构位于所述有源区；
9.所述栅极包括栅导电层和金属层；其中，所述栅导电层位于所述栅氧化层上，所述金属层位于所述栅导电层上；其中，所述介质层，位于所述电极层和所述金属层之间。
10.在一些实施例中，在所述介质层处于击穿状态时，所述介质层的击穿区域，位于所述电极层和所述金属层之间。
11.在一些实施例中，所述第一接触结构位于所述有源区，所述第一接触结构在所述衬底表面的投影与所述浅沟槽隔离区部分重叠；
12.所述第二接触结构在所述衬底表面的投影落入所述栅极结构在所述衬底表面的投影内。
13.在一些实施例中，所述半导体结构还包括：第三接触结构，所述第三接触结构位于所述有源区；
14.所述第一接触结构位于所述浅沟槽隔离区，且所述栅极靠近所述第一接触结构的一侧具有凸起，所述第一接触结构靠近所述栅极的一侧具有与所述凸起对应的凹陷。
15.在一些实施例中，所述栅极包括栅导电层和金属层；其中，所述栅导电层位于所述栅氧化层上，所述金属层位于所述栅导电层上；
16.所述金属层靠近所述第一接触结构的一侧具有所述凸起，所述第一接触结构靠近所述金属层的一侧具有与所述凸起对应的所述凹陷。
17.在一些实施例中，在所述介质层处于击穿状态时，所述介质层的击穿区域，位于所述电极层和所述金属层之间，且位于所述金属层的所述凸起的尖端区域。
18.在一些实施例中，所述第一接触结构位于所述浅沟槽隔离区，所述第一接触结构在所述衬底表面的投影与所述栅极结构在所述衬底表面的投影部分重叠；
19.所述第二接触结构在所述衬底表面的投影落入所述栅极结构在所述衬底表面的投影内。
20.在一些实施例中，所述半导体结构还包括：
21.第一金属线，位于所述第一接触结构和所述第三接触结构相对远离所述衬底的一侧，所述第一接触结构和所述第三接触结构分别与所述第一金属线接触，其中，所述第一接触结构位于所述浅沟槽隔离区，所述第一金属线的延伸方向垂直于所述栅极结构的延伸方向。
22.在一些实施例中，所述半导体结构还包括：第一隔离层，所述第一隔离层包围所述第一接触结构的侧壁和所述栅极结构的侧壁。
23.在一些实施例中，所述第一隔离层包括第一部分和第二部分，所述第一部分包围所述栅极结构相对靠近所述第二接触结构的一侧；
24.所述半导体结构还包括：第一绝缘层和第二绝缘层，所述第一绝缘层包围所述第一部分，所述第二绝缘层包围所述第一绝缘层和所述第一接触结构；
25.所述第二部分包围所述第二绝缘层。
26.在一些实施例中，所述半导体结构还包括：第二隔离层，覆盖所述栅极结构相对远离所述衬底的一侧和所述第二接触结构的侧壁，所述第二隔离层的一侧与所述介质层接触，所述第二隔离层的另一侧与所述第一隔离层接触。
27.根据本公开实施例的第二方面，提供一种半导体结构的制作方法，所述制作方法包括：
28.提供衬底，所述衬底包括相邻的浅沟槽隔离区和有源区；
29.形成覆盖所述衬底的第一隔离层，并在所述第一隔离层中形成开口，以显露至少部分所述浅沟槽隔离区；
30.在所述开口中形成栅极结构和覆盖所述栅极结构的第二隔离层；其中，所述栅极结构包括栅氧化层和栅极，所述栅氧化层位于所述衬底表面，所述栅极位于所述栅氧化层上；
31.形成第一孔，在所述第一孔中依次沉积介质层和电极层，以形成第一接触结构；其中，所述介质层与所述栅极结构直接接触；
32.形成贯穿所述第二隔离层至所述栅极表面的第二孔；其中，所述第二孔位于所述浅沟槽隔离区；
33.在所述第二孔中沉积导电材料，以形成第二接触结构；其中，所述第二接触结构位于所述栅极上并与所述栅极接触。
34.在一些实施例中，所述第一接触结构位于所述有源区；
35.所述形成第一接触结构，包括：
36.形成覆盖所述第一孔的侧壁和底部的介质层；
37.去除所述第一孔的底部的所述介质层；
38.在去除所述第一孔的底部的所述介质层后，在所述第一孔中填充所述电极层，以形成所述第一接触结构；其中，所述电极层覆盖所述介质层的侧壁和所述第一孔的底部。
39.在一些实施例中，所述第一接触结构位于所述浅沟槽隔离区；所述制作方法还包括：
40.在所述有源区形成第三接触结构；其中，所述第三接触结构与所述衬底接触；
41.在形成所述第三接触结构的同时，在所述浅沟槽隔离区形成所述第二接触结构；
42.在形成所述第二接触结构和所述第三接触结构之后，执行所述形成第一孔，在所述第一孔中依次沉积介质层和电极层，以形成第一接触结构的步骤。
43.在一些实施例中，所述栅极包括栅导电层和金属层；其中，所述栅导电层位于所述栅氧化层上，所述金属层位于所述栅导电层上；
44.所述形成第一接触结构，包括：
45.选择性刻蚀所述第二隔离层和所述金属层，以形成所述第一孔；
46.在所述第一孔中依次沉积介质层和电极层，以形成第一接触结构；其中，所述介质层包围所述电极层，所述介质层与所述栅极结构直接接触，所述金属层靠近所述第一接触结构的一侧具有凸起，所述第一接触结构靠近所述金属层的一侧具有与所述凸起对应的凹陷。
47.本公开实施例提供的半导体结构中，第一接触结构包括电极层以及包围电极层的介质层，介质层与栅极结构直接接触。栅极结构中的栅极、电极层和介质层构成反熔丝结构。由于介质层与栅极结构直接接触，可以拉近第一接触结构和反熔丝结构的距离，如此，第一接触结构至反熔丝结构的距离缩短，减小在介质层击穿过程中的载流子损耗，并且由于距离缩短使得介质层所需击穿时间更短，能有效提升反熔丝结构的修复效果和修复效率，进一步提高存储器性能。
附图说明
48.图1为根据一示例性实施例示出的一种半导体结构的剖面示意图；
49.图2为根据本公开实施例示出的一种半导体结构的剖视图；
50.图3为根据本公开实施例示出的另一种半导体结构的剖视图；
51.图4为根据图3示出的半导体结构的俯视图；
52.图5为根据本公开实施例示出的又一种半导体结构的剖视图；
53.图6为根据图5示出的半导体结构的俯视图；
54.图7为根据本公开实施例示出的一种半导体结构的制作方法的流程图；
55.图8a至图8d为根据本公开实施例示出的一种半导体结构的形成过程示意图；
56.图9a至图9c为根据本公开实施例示出的又一种半导体结构的形成过程示意图。
具体实施方式
57.以下结合说明书附图及具体实施例对本公开的技术方案做进一步的详细阐述。
58.在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。
59.在本公开实施例中，术语“a与b接触”包含a与b直接接触的情形，或者a、b两者之间
还间插有其它部件而a间接地与b接触的情形。
60.在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。并且，层可以包括多个子层。
61.可以理解的是，本公开中的“在
……
上”、“在
……
之上”和“在
……
上方”的含义应当以最宽方式被解读，以使得“在
……
上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括“在”某物“上”且其间有居间特征或层的含义。
62.需要说明的是，图中为了使得各结构均能被清晰示出，可能造成各结构的尺寸比例关系与实际结构不符。
63.反熔丝器件(anti fuse)为一次性可编程器件(one time program，otp)，广泛用于dram、nand等存储器中。反熔丝器件一般由两个导电层以及介于导电层之间的介质层构成。通过反熔丝器件的熔通、断路两种不同状态可以分别代表逻辑“0”和逻辑“1”。例如，导电层被介质层隔开，反熔丝器件处于断路状态。通过外加高压，介质层被高电场击穿，两侧的导电层之间形成电连接，反熔丝器件处于熔通状态。
64.图1为根据一示例性实施例示出的一种半导体结构的剖面示意图。如图1所示，反熔丝器件包括两个导电的栅极接触结构17和有源区接触结构18、以及介于两个导电结构之间的栅氧化层14。具体地，衬底11为p型基底，n阱12位于衬底11上方，浅沟槽隔离结构13位于衬底11上方。n阱12和浅沟槽隔离结构13上方具有依次层叠的栅氧化层14、多晶硅层15和钨层16，栅极接触结构17与钨层16接触，有源区接触结构18与n阱12接触。
65.参考图1，当有源区接触结构18被施加电压时，载流子可以传输至n阱12，可以使得多晶硅层15与n阱12之间的电压差大于或等于栅氧化层14的击穿电压，栅氧化层14被击穿，此时反熔丝器件处于熔通状态。
66.如图1所示的反熔丝器件一般使用栅氧化层14中的部分作为反熔丝器件的介质层，然而为了提供一部分的平面栅氧化层区域用作击穿电压承受区(如图1中虚线框区域)，需要放置大面积的栅氧化层14。另外半导体结构中还需要预留导电的接触结构的空间，也会占用较大面积。如此，图1所示的半导体结构存在占用面积较大、集成度较低等问题。
67.此外，由于图1所示的有源区接触结构18至击穿电压承受区(如图1中虚线框区域)的距离较远，导致载流子传输过程中存在大量损耗，进而影响到反熔丝器件的修复效果，造成修复效率不佳的情形。
68.有鉴于此，本公开实施例提供另一种半导体结构。
69.参考图2，图2示出了具有反熔丝(anti fuse)结构的半导体结构10a，半导体结构10a包括：
70.衬底100，包括相邻的浅沟槽隔离区101和有源区102；
71.栅极结构200，包括栅氧化层201和栅极202，栅氧化层201位于衬底100表面，栅极202位于栅氧化层201上；其中，栅极结构200在衬底100表面的投影与浅沟槽隔离区101至少部分重叠；
72.第一接触结构300，包括电极层301以及包围电极层301的介质层302，介质层302与
栅极结构200直接接触；
73.第二接触结构400，位于栅极202上并与栅极202接触，第二接触结构400位于浅沟槽隔离区101。
74.示例性地，衬底100的材料可以包括单质半导体材料，例如硅(si)、锗(ge)等，或者化合物半导体材料，例如氮化镓(gan)、砷化镓(gaas)或磷化铟(inp)等。
75.参考图2，衬底100中具有隔离结构，可以实现隔离相邻的有源区102与选择晶体管，以防止漏电现象的发生。示例性地，浅沟槽隔离区101具有浅沟槽隔离(shallow trench isolation，sti)结构，浅沟槽隔离结构具有成本低、隔离效果好等优势。浅沟槽隔离结构的组成材料包括但不限于二氧化硅等。需要说明的是，浅沟槽隔离区101还可以选用其他隔离结构，例如局部氧化硅(locos)隔离结构，本公开实施例并不局限于某一种隔离结构。
76.示例性地，有源区102可以为衬底100中的掺杂区域，掺杂区域的掺杂类型可为p型或n型，其中，p型掺杂区域所掺杂的杂质离子可为磷、砷等，n型掺杂区域所掺杂的杂质离子可为硼等。
77.衬底200的上方具有栅极结构200，栅极结构200包括栅氧化层201和栅极202，其中栅极202的材料包括金属、掺杂半导体等导电材料，栅氧化层201位于栅极结构200中靠近衬底100的一侧，栅氧化层201的组成材料包括二氧化硅、氧化铪等。
78.参考图2，第一接触结构300的介质层302与栅极结构200直接接触，栅极202、电极层301和介质层302构成反熔丝结构。其中，介质层302的击穿状态和非击穿状态用于表示反熔丝结构中不同的存储数据即“0”和“1”。示例性地，在介质层302处于击穿状态时存储第一数据(例如“0”)，在介质层处于非击穿状态时存储第二数据(例如“1”)。
79.具体地，电极层301和第二接触结构400的组成材料可以为导电材料，示例性地，电极层301和第二接触结构400的组成材料为钨(w)。介质层302的组成材料可以为二氧化硅等。
80.对于图2示出的反熔丝结构，栅极202和电极层301被介质层302隔开，反熔丝结构处于断路状态。通过外加高压，介质层302被高电场击穿，两侧的栅极202和电极层301之间形成电连接，反熔丝结构熔通。
81.相较于图1示出的栅极接触结构17与击穿电压承受区(如图1中虚线框区域)之间的距离，在本公开实施例中，第一接触结构300和反熔丝结构之间的距离显著缩短，减小在介质层302击穿过程中的载流子损耗，进而提高反熔丝结构的修复效果。此外，在本公开实施例中反熔丝结构的击穿区域(如图2中虚线框区域)位于第一接触结构300的侧壁，可以减少反熔丝结构水平方向上的占用面积。
82.可以理解的是，半导体结构10a中还可以包括图2中未示出的其他结构。例如，在衬底100上还可以形成其他有源器件，此处不再赘述。
83.本公开实施例提供的半导体结构中，第一接触结构300，包括电极层301以及包围电极层301的介质层302，介质层302与栅极结构200直接接触；第二接触结构400，位于栅极202上并与栅极202接触，第二接触结构400位于浅沟槽隔离区。栅极202、电极层301和介质层302构成反熔丝结构。由于介质层302与栅极结构200直接接触，可以拉近第一接触结构300和反熔丝结构的距离，如此，第一接触结构300至反熔丝结构的距离缩短，减小在介质层302击穿过程中的载流子损耗，并且由于距离缩短使得介质层所需击穿时间更短，能有效提
升反熔丝结构的修复效果和修复效率，进一步提高存储器性能。
84.在一些实施例中，第一接触结构300位于有源区102；
85.栅极202包括栅导电层2021和金属层2022；其中，栅导电层2021位于栅氧化层201上，金属层2022位于栅导电层2021上；其中，介质层302，位于电极层301和金属层2022之间。
86.参考图2或图3，金属层2022、电极层301和介质层302构成反熔丝结构。金属层2022和电极层301被介质层302隔开，反熔丝结构处于断路状态。通过外加高压，介质层302被击穿，两侧的金属层2022和电极层301之间形成电连接，反熔丝结构熔通。示例性地，电极层301和金属层2022的组成材料包括但不限于钨(w)。介质层302的组成材料包括但不限于二氧化硅。
87.可以理解的是，栅极202还可以包括单层结构(未示出)，例如栅极202包括单层多晶硅层，单层多晶硅层、电极层301和介质层302构成反熔丝结构。此处不再赘述。
88.在本公开实施例中，第一接触结构300的介质层302与栅极结构200中的金属层2022直接接触，反熔丝结构的击穿区域(如图2或图3中虚线框区域)位于第一接触结构300的侧壁。相较于图1示出的击穿电压承受区位于栅氧化层14，需要在水平方向上放置大面积的栅氧化层14的方式，本公开实施例中反熔丝结构的击穿区域(如图2或图3中虚线框区域)位于第一接触结构300的侧壁，可以显著减少反熔丝结构水平方向上的占用面积。
89.在一些实施例中，在介质层302处于击穿状态时，介质层302的击穿区域，位于电极层301和金属层2022之间。
90.示例性地，通过外加高压，介质层302被击穿。例如，可以将电压施加至反熔丝结构的一个电极(电极层301)上，此时在另一电极(金属层2022)上施加合适的电压，可以使得反熔丝结构中两个电极的电压差大于或等于介质层302的击穿电压，从而使得介质层302被击穿。
91.在介质层302处于击穿状态时，反熔丝结构的击穿区域(如图2或图3中虚线框区域)位于电极层301和金属层2022之间的介质层302。
92.需要说明的是，反熔丝结构的击穿电压与介质层302的厚度和介电常数有关，介质层302的厚度和介电常数可以根据存储器的性能需求进行调整。
93.本公开实施例中反熔丝结构的击穿区域(如图2或图3中虚线框区域)位于第一接触结构300的侧壁，可以显著减少反熔丝结构水平方向上的占用面积。
94.在一些实施例中，第一接触结构300位于有源区102，第一接触结构300在衬底100表面的投影与浅沟槽隔离区101部分重叠；
95.第二接触结构400在衬底100表面的投影落入栅极结构200在衬底100表面的投影内。
96.在一示例中，参考图2，栅极结构200在衬底100表面的投影与浅沟槽隔离区101部分重叠。在另一示例中，参考图3，栅极结构200在衬底100表面的投影与落入浅沟槽隔离区101内。需要说明的是，第一接触结构300位于有源区102，图3所示的第一接触结构300与浅沟槽隔离区101部分重叠。相较于图2所示的第一接触结构300，图3所示的第一接触结构300更接近浅沟槽隔离区101，因此，图3所示的半导体结构在水平方向上的占用面积更小，集成度更高。
97.图4为图3所示半导体结构的俯视图，需要说明的是，为了更清楚显示第一接触结
构300和栅极结构200的位置关系，图4中省略了部分结构示出栅极结构200在浅沟槽隔离区101的投影600、第一接触结构300、第二接触结构400以及有源区102。
98.需要说明的是，图4以第一接触结构300和第二接触结构400为圆柱形结构为例进行示意。第一接触结构300和第二接触结构400还可为矩形结构、锥形结构等。
99.参考图4，第一接触结构300至投影600的距离短，可以减少反熔丝结构水平方向上的占用面积，进而减少半导体结构的设计面积，并且由于距离缩短介质层302所需击穿时间更短，能有效提升反熔丝结构的修复效果和修复效率，进一步提高存储器性能。此外，缩短第一接触结构300至投影600的距离，可以降低载流子移动路径上的电阻，减小在介质层302击穿过程中的载流子损耗，从而提高击穿电流，进而提高对反熔丝结构的击穿效率。
100.在一些实施例中，参考图5，图5示出了具有反熔丝结构的半导体结构10b，半导体结构10b包括：第三接触结构500，第三接触结构500位于有源区102；
101.第一接触结构300位于浅沟槽隔离区101，且栅极202靠近第一接触结构300的一侧具有凸起，第一接触结构300靠近栅极202的一侧具有与凸起对应的凹陷。第一接触结构300与第三接触结构500可以通过金属层连接，从而实现导电通路。
102.第三接触结构500的组成材料可以为金属、掺杂半导体等导电材料，例如，第三接触结构500的组成材料为钨。
103.需要说明的是，在具有第三接触结构500和第二接触结构400的基础上，为了进一步提高反熔丝结构的修复性能，使栅极202靠近第一接触结构300的一侧具有凸起，第一接触结构300靠近栅极202的一侧具有与凸起对应的凹陷。
104.示例性地，第一接触结构300与栅极202可以不是简单的矩形结构，而是采用相互嵌套的结构。例如，第一接触结构300的凹陷包围栅极202的凸起。如此，介质层302的凹陷与栅极202的凸起直接接触，栅极202的凸起作为尖端突角可以增强周围的电场，使得凹陷的介质层302更容易被击穿，从而可以降低反熔丝结构击穿时的能耗需求。
105.可以理解的是，第一接触结构300的位置可以在浅沟槽隔离区101内变化。在一示例中，如图5所示第一接触结构300靠近栅极结构200的左侧，第一接触结构300位于第二接触结构400和第三接触结构500之间。在另一示例中，第一接触结构300靠近栅极结构200的右侧(未示出)，第二接触结构400位于第一接触结构300和第三接触结构500之间。
106.本公开实施例中，栅极202、电极层301和介质层302构成反熔丝结构，介质层302与栅极结构200直接接触。由于栅极202靠近第一接触结构300的一侧具有凸起，第一接触结构300靠近栅极202的一侧具有与凸起对应的凹陷，因此，反熔丝结构的击穿区域(如图5中虚线框区域)位于栅极202的尖端突角，使得介质层302更容易被击穿，从而可以降低反熔丝结构击穿时的能耗需求，介质层302所需击穿时间更短，能有效提升反熔丝结构的修复效果和修复效率，进一步提高存储器性能。
107.在一些实施例中，栅极202包括栅导电层2021和金属层2022；其中，栅导电层2021位于栅氧化层201上，金属层2022位于栅导电层2021上；
108.金属层2022靠近第一接触结构300的一侧具有凸起，第一接触结构300靠近金属层2022的一侧具有与凸起对应的凹陷。
109.示例性地，金属层2022、电极层301和介质层302构成反熔丝结构，电极层301和金属层2022的组成材料包括但不限于钨(w)。介质层302的组成材料包括但不限于二氧化硅。
110.参考图5，金属层2022靠近第一接触结构300的一侧具有凸起，介质层302靠近金属层2022的一侧具有与凸起对应的凹陷，金属层2022的凸起和电极层301的凹陷被介质层302隔开。反熔丝结构的击穿区域(如图5中虚线框区域)位于栅极202的尖端，根据尖端效应，在外加高压时介质层302更容易被击穿，两侧的金属层2022和电极层301之间形成电连接，反熔丝结构熔通。
111.可以理解的是，凸起和凹陷还可以为图5所示之外的其他形状，例如金属层2022可以具有多个凸起，电极层301可以具有多个凹陷，两者相互穿插嵌套。凸起的形状还可以为三角形、锯齿形等其他具有尖端的形状。
112.在本公开实施例中，反熔丝结构的击穿区域(如图5中虚线框区域)位于栅极202的尖端，使得介质层302更容易被击穿，从而可以降低反熔丝结构击穿时的能耗需求，介质层302所需击穿时间更短，能有效提升反熔丝结构的修复效果和修复效率。此外，凸起和凹陷增大了金属层2022与电极层301的表面积，从而使得反熔丝结构的击穿状态和非击穿状态更加稳定，提高半导体结构的可靠性。
113.在一些实施例中，在介质层302处于击穿状态时，介质层302的击穿区域，位于电极层301和金属层2022之间，且位于金属层2022的凸起的尖端区域。
114.示例性地，反熔丝结构的击穿区域(如图5中虚线框区域)位于栅极202的尖端，根据尖端效应，在外加高压时介质层302更容易被击穿。例如，可以将电压施加至反熔丝结构的一个电极(电极层301)上，此时在另一电极(金属层2022)上施加合适的电压，可以使得反熔丝结构中两个电极的电压差大于或等于介质层302的击穿电压，从而使得反熔丝结构被击穿。
115.在一些实施例中，第一接触结构300位于浅沟槽隔离区101，第一接触结构300在衬底100表面的投影与栅极结构200在衬底100表面的投影部分重叠；
116.第二接触结构400在衬底100表面的投影落入栅极结构200在衬底100表面的投影内。
117.图6为图5所示半导体结构的俯视图，需要说明的是，为了更清楚显示第一接触结构300和栅极结构200的位置关系，图6中省略了部分结构仅示出栅极结构200在浅沟槽隔离区101的投影600、第一接触结构300、第二接触结构400以及有源区102。参考图5和图6，栅极结构200在衬底100表面的投影600与落入浅沟槽隔离区101内，第一接触结构300位于浅沟槽隔离区101。
118.参考图6，第一接触结构300至投影600的距离短，可以减少反熔丝结构水平方向上的占用面积，进而减少半导体结构的设计面积，并且由于距离缩短介质层302所需击穿时间更短，能有效提升反熔丝结构的修复效果和修复效率，进一步提高存储器性能。此外，缩短第一接触结构300至投影600的距离，可以降低载流子移动路径上的电阻，减小介质层302在击穿过程中的载流子损耗，从而提高击穿电流，进而提高对反熔丝结构的击穿效率。
119.在一些实施例中，半导体结构10b还包括：
120.第一金属线，位于第一接触结构300和第三接触结构500相对远离衬底100的一侧，第一接触结构300和第三接触结构500分别与第一金属线接触，其中，第一接触结构300位于浅沟槽隔离区101，第一金属线的延伸方向垂直于栅极结构200的延伸方向。
121.在一些实施例中，第一金属线(未示出)位于第一接触结构300和第三接触结构500
上方，第一金属线通过第三接触结构500与有源区102连接，第一金属线的延伸方向垂直于栅极结构200的延伸方向。
122.在本公开实施例中，第一金属线可以是存储器中的金属层，可以将第一金属线上的电压施加在第一接触结构300的电极层301上，此时在金属层2022上施加合适的电压，可以使得电极层301和金属层2022之间的电压差大于或等于介质层302的击穿电压，反熔丝结构被击穿。
123.在一些实施例中，半导体结构还包括：第一隔离层，第一隔离层包围第一接触结构300的侧壁和栅极结构200的侧壁。
124.示例性地，第一隔离层包围第一接触结构300的侧壁和栅极结构200的侧壁。其中，第一隔离层可以用于隔离栅极结构200中的栅极202和衬底100中的有源区102。第一隔离层的组成材料包括但不限于二氧化硅(sio2)、旋涂绝缘介质(spin-on dielectrics，sod)、氮化硅(si3n4)、氮氧化硅(sion)等。
125.可以理解的是，半导体结构中可仅设置单层隔离层进行隔离保护，从而简化制作工艺，降低半导体结构的制作成本。其中，第一隔离层的组成材料及厚度可以根据存储器的性能需求进行调整。
126.在一些实施例中，第一隔离层包括第一部分701a和第二部分701b，第一部分701a包围栅极结构200相对靠近第二接触结构400的一侧；
127.半导体结构还包括：第一绝缘层702和第二绝缘层703，第一绝缘层702包围第一部分701a，第二绝缘层703包围第一绝缘层702和第一接触结构300；
128.第二部分701b包围第二绝缘层703。
129.需要说明的是，如图2、图3或图5所示，可以设置多层不同的隔离层包围第一接触结构300的侧壁和栅极结构200的侧壁，以更好保护第一接触结构300和栅极结构200。
130.示例性地，第一绝缘层702、第二绝缘层703和第一隔离层的组成材料各不相同，例如，第一隔离层的组成材料包括二氧化硅(sio2)、第一绝缘层702的组成材料包括旋涂绝缘介质(sod)、第二绝缘层703的组成材料包括氮化硅(si3n4)。
131.可以理解的是，半导体结构中隔离层的设置层数以及组成材料可以根据存储器的性能需求进行调整。
132.在一些实施例中，半导体结构还包括：第二隔离层704，覆盖栅极结构200相对远离衬底100的一侧和第二接触结构400的侧壁，第二隔离层704的一侧与介质层302接触，第二隔离层704的另一侧与第一隔离层接触。
133.如图2、图3或图5所示，第二隔离层704位于栅极结构200上方，用于保护栅极结构200。此外，第二隔离层704隔离第一接触结构300和第二接触结构400，用于减少第一接触结构300和第二接触结构400之间的漏电情况。
134.图8a至图8d为本公开实施例提供的一种半导体结构在制作过程中的结构示意图，图9a至图9c为本公开实施例提供的另一种半导体结构在制作过程中的结构示意图，下面结合图7、图8a至图8d和图9a至图9c介绍本公开实施例提供的半导体结构的制作方法。
135.如图7所示，本公开实施例还提供了一种半导体结构的制作方法，制作方法包括以下步骤：
136.s10：提供衬底，衬底包括相邻的浅沟槽隔离区和有源区；
137.s20：形成覆盖衬底的第一隔离层，并在第一隔离层中形成开口，以显露至少部分浅沟槽隔离区；
138.s30：在开口中形成栅极结构和覆盖栅极结构的第二隔离层；其中，栅极结构包括栅氧化层和栅极，栅氧化层位于衬底表面，栅极位于栅氧化层上；
139.s40：形成第一孔，在第一孔中依次沉积介质层和电极层，以形成第一接触结构；其中，介质层与栅极结构直接接触；
140.s50：形成贯穿第二隔离层至栅极表面的第二孔；其中，第二孔位于浅沟槽隔离区；
141.s60：在第二孔中沉积导电材料，以形成第二接触结构；其中，第二接触结构位于栅极上并与栅极接触。
142.如图8a所示，执行步骤s10，衬底100的材料可以包括单质半导体材料，例如硅、锗等，或者化合物半导体材料，例如氮化镓、砷化镓或磷化铟等。
143.衬底100中具有隔离结构，可以实现隔离相邻的有源区102，以防止漏电现象的发生。示例性地，浅沟槽隔离区101具有浅沟槽隔离结构，浅沟槽隔离结构的材料可为二氧化硅，其形成的过程包括刻蚀衬底100形成凹槽，采用化学气相沉积工艺形成覆盖衬底100的二氧化硅薄膜，二氧化硅薄膜填充满凹槽；化学机械研磨或回刻蚀去除衬底100的二氧化硅薄膜，形成浅沟槽隔离结构。
144.示例性地，对衬底100进行离子注入，以形成掺杂的有源区102。有源区102的掺杂类型可为p型或n型。其中，p型掺杂所掺杂的杂质离子可为五价元素，如磷、砷等，n型掺杂所掺杂的杂质离子可为三价元素，如硼等。
145.如图8a所示，执行步骤s20，通过沉积工艺在衬底100上方沉积绝缘材料以形成第一隔离层，绝缘材料可为二氧化硅等。然后采用光刻和刻蚀工艺在第一隔离层中形成栅极结构200对应的开口，再执行步骤s30，利用沉积工艺在开口中依次沉积栅氧化层201和栅极202，以形成栅极结构200。通过沉积工艺形成覆盖栅极结构的第二隔离层704。
146.如图8a所示，刻蚀形成第一孔h1和第二孔h2。需要说明的是，第一孔h1和第二孔h2可以同步刻蚀形成，减少掩膜工艺次数，从而简化制造工艺。
147.如图8b至图8d所示，在第一孔h1中依次沉积介质层302和电极层301，以形成第一接触结构300。在第二孔h2中沉积导电材料，以形成第二接触结构400。需要说明的是，第一接触结构300和第二接触结构400可以同步沉积形成，减少沉积工艺次数，从而简化制造工艺。示例性地，电极层301和第二接触结构400的组成材料可以为导电材料，示例性地，电极层301和第二接触结构400的组成材料为钨(w)。介质层302的组成材料可为二氧化硅等。
148.需要说明的是，可采用一种或多种沉积工艺，沉积工艺包括但不限于物理气相沉积工艺(physical vapor deposition，pvd)、化学气相沉积工艺(chemical vapor deposition，cvd)、原子层沉积工艺(atomic layer deposition，ald)或其任何组合。刻蚀工艺包括但不限于干法刻蚀(dry etching)与湿法刻蚀(wet etching)。其中，干法刻蚀可包括离子铣刻蚀(ion neam milling etching)、等离子体刻蚀(plasma etching)、反应离子刻蚀(reactive ion etching)或激光烧蚀(laser ablation)等。湿法刻蚀可利用溶剂或溶液来进行刻蚀，例如酸碱溶液。
149.应当理解，步骤s10至s60所示的操作不一定按照顺序精确的执行，相反，可以按照任意顺序或者同时处理各种步骤。此外，也可将其他操作步骤添加到这些过程中。
150.本公开实施例制作形成的半导体结构中，栅极202、电极层301和介质层302构成反熔丝结构。由于介质层302与栅极结构200直接接触，可以拉近第一接触结构300和反熔丝结构的距离，如此，第一接触结构300至反熔丝结构的距离缩短，减小在介质层302击穿过程中的载流子损耗，并且由于距离缩短介质层302所需击穿时间更短，能有效提升反熔丝结构的修复效果和修复效率，进一步提高存储器性能。此外，本公开实施例中反熔丝结构的击穿区域位于第一接触结构300的侧壁，可以减少反熔丝结构在水平方向上的占用面积。
151.在一些实施例中，第一接触结构位于有源区；
152.形成第一接触结构，包括：
153.形成覆盖第一孔的侧壁和底部的介质层；
154.去除第一孔的底部的介质层；
155.在去除第一孔的底部的介质层后，在第一孔中填充电极层，以形成第一接触结构；其中，电极层覆盖介质层的侧壁和第一孔的底部。
156.需要说明的是，第一接触结构300和第二接触结构400可以同步沉积形成，减少沉积工艺次数，从而简化制造工艺。参考图8a至图8d，以第一接触结构300和第二接触结构400同步形成为例进行说明。
157.如图8a至图8b所示，在第一孔h1中沉积介质材料302’，在第二孔h2中沉积介质材料302’，其中，介质材料302’覆盖第一孔h1和第二孔h2的侧壁和底部。需要说明的是，第一孔h1和第二孔h2可以同步沉积介质材料302’，减少沉积工艺次数，从而简化制造工艺。示例性地，介质材料包括但不限于二氧化硅，沉积工艺包括但不限于物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺或其任何组合。
158.如图8c所示，对第一孔h1和第二孔h2中的介质材料302’进行刻蚀，以去除第一孔h1和第二孔h2的底部的介质材料302’，剩余第一孔h1和第二孔h2的侧壁的介质材料302’用于形成介质层302。示例性地，刻蚀工艺包括但不限于干法刻蚀与湿法刻蚀。
159.如图8d所示，在第一孔h1中沉积导电材料，以形成电极层301，电极层301和介质层302构成第一接触结构300。在第二孔h2中沉积导电材料，以形成第二接触结构400。示例性地，导电材料为钨(w)。
160.在一些实施例中，第一接触结构位于浅沟槽隔离区；制作方法还包括：
161.在有源区形成第三接触结构；其中，第三接触结构与衬底接触；
162.在形成第三接触结构的同时，在浅沟槽隔离区形成第二接触结构；
163.在形成第二接触结构和第三接触结构之后，执行形成第一孔，在第一孔中依次沉积介质层和电极层，以形成第一接触结构的步骤。
164.需要说明的是，在已形成第三接触结构500和第二接触结构400的基础上，为了进一步提高反熔丝结构的性能，在浅沟槽隔离区101形成第一接触结构300，以使栅极202靠近第一接触结构300的一侧具有凸起，第一接触结构300靠近栅极202的一侧具有与凸起对应的凹陷。参考图9a至图9c，以在浅沟槽隔离区101形成具有凹陷的第一接触结构300为例进行说明。本公开实施例中，如图9c所示，由于栅极202靠近第一接触结构300的一侧具有凸起，第一接触结构300靠近栅极202的一侧具有与凸起对应的凹陷，因此反熔丝结构的击穿区域位于栅极202的凸起尖端，使得介质层302更容易被击穿，从而可以降低能耗需求。
165.在一些实施例中，栅极包括栅导电层和金属层；其中，栅导电层位于栅氧化层上，
金属层位于栅导电层上；
166.形成第一接触结构，包括：
167.选择性刻蚀第二隔离层和金属层，以形成第一孔；
168.在第一孔中依次沉积介质层和电极层，以形成第一接触结构；其中，介质层包围电极层，介质层与栅极结构直接接触，金属层靠近第一接触结构的一侧具有凸起，第一接触结构靠近金属层的一侧具有与凸起对应的凹陷。
169.如图9a所示，半导体结构已形成位于有源区102的第三接触结构和位于浅沟槽隔离区101的第二接触结构400，通过选择性刻蚀第二隔离层704和金属层2022，以形成第一孔h1。示例性地，如图9a所示，干法刻蚀的选择比可为1：5至1：10。在一示例中，金属层2022被刻蚀去除五分之一至二分之一。在另一示例中，第一孔h1刻蚀至栅导电层2021表面。
170.如图9b所示，在第一孔h1中沉积介质层302。示例性地，介质层302的材料包括但不限于二氧化硅，沉积工艺包括但不限于物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺或其任何组合。
171.如图9c所示，在第一孔h1中沉积导电材料，以形成电极层301。示例性地，电极层301的材料包括但不限于钨，沉积工艺包括但不限于物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺或其任何组合。
172.如图9c所示，金属层2022、电极层301和介质层302构成反熔丝结构，金属层2022靠近第一接触结构300的一侧具有凸起，介质层302靠近金属层2022的一侧具有与凸起对应的凹陷，金属层2022的凸起和电极层301的凹陷被介质层302隔开。反熔丝结构的击穿区域位于金属层2022的尖端，根据尖端效应，在外加高压时介质层302更容易被击穿，两侧的金属层2022和电极层301之间形成电连接，反熔丝结构熔通。
173.在本公开实施例中，如图9c所示，金属层2022、电极层301和介质层302构成反熔丝结构，介质层302与栅极结构200直接接触。反熔丝结构的击穿区域位于栅极202的尖端，使得介质层302更容易被击穿，从而可以降低反熔丝结构击穿时的能耗需求，介质层302所需击穿时间更短，能有效提升反熔丝结构的修复效果和修复效率。此外，凸起和凹陷增大了金属层2022与电极层301的表面积，从而使得反熔丝结构的击穿状态和非击穿状态更加稳定，提高半导体结构的可靠性。
174.本公开实施例提供的半导体结构的制作方法制作出的半导体结构与上述实施例中的半导体结构类似，对于本公开实施例未详尽披露的技术特征，请参照上述半导体结构的实施例进行理解，此处不再赘述。
175.以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。