具有用于电感耦合的线圈的半导体管芯和器件的制作方法

1.示例涉及具有晶体管的半导体管芯和器件。


背景技术：

2.半导体器件具有许多应用。电力和信号线可以耦合到半导体管芯的晶体管，并且可以形成工作器件的部分。当形成至晶体管的电力和/或信号连接时，可能出现若干挑战。
附图说明
3.下面将仅通过示例的方式并参考附图来描述装置和/或方法的一些示例，其中
4.图1示出了半导体管芯；
5.图2示出了半导体管芯；
6.图3示出了半导体管芯；
7.图4a示出了操作半导体器件的方法；
8.图4b示出了形成半导体管芯的方法；
9.图5是电子器件的框图；
10.图6是示例电子装置的框图；以及
11.图7示出了计算设备。
具体实施方式
12.现在参考附图更详细地描述一些示例。然而，其他可能的示例不限于详细描述的这些实施例的特征。其他示例可以包括特征的修改以及特征的等同方案和替代方案。此外，本文中用于描述某些示例的术语不应限制其他可能的示例。
13.在附图的整个描述中，相同或相似的附图标记表示相同或相似的元件和/或特征，其可以是相同的或以修改的形式实现，同时提供相同或相似的功能。为了清楚起见，图中的线、层和/或区域的厚度也可能被夸大。
14.当使用“或”组合两个元件a和b时，这应理解为公开了所有可能的组合，即仅a、仅b以及a和b，除非在个别情况下另外明确地定义。作为相同组合的替代措词，可以使用“a和b中的至少一个”或“a和/或b”。这同样适用于两个以上的元件的组合。
15.如果使用诸如“一”、“一个”和“该”的单数形式，并且仅单个元件的使用未被明确地或隐含地定义为强制的，则其他的示例也可以使用若干元件来实现相同的功能。如果下面将功能描述为使用多个元件来实现，则其他的示例可以使用单个元件或单个处理实体来实现相同的功能。还应当理解，术语“包括”和/或“包含”在使用时描述了指定特征、整数、步骤、操作、过程、元件、部件和/或其群组的存在，但是不排除一个或多个其他特征、整数、步骤、操作、过程、元件、部件和/或其群组的存在或添加。
16.除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述共同对象仅指示正在引用类似对象的不同实例，且不旨在暗示如此描述的对象必须在时间上、空间
上、排序上或以任何其他方式处于给定序列中。
17.在本文中，词尾的“(s)”表示一个或多个；例如，“晶体管(transistor(s))”可以是一个或多个晶体管。
18.在本文中，半导体衬底可以由包括例如n型或p型材料系统(或两者的组合)的材料制成。衬底可以包括例如使用体硅或绝缘体上硅(soi)子结构形成的晶体衬底。在一些实施例中，可以使用替代材料形成衬底，所述替代材料可以与硅组合或可以不与硅组合，所述替代材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。分类为ii-vi族、iii-v族或iv族的其他材料也可以用于形成衬底。
19.在本文中，晶体管可以是例如使用半导体衬底形成的金属氧化物半导体场效应晶体管(mosfet)和/或finfet。非常关注减小半导体管芯/器件的尺寸，尤其是那些利用finfet的半导体管芯/器件。然而，本文的示例不一定限于包括finfet的半导体管芯。各种其他类型和配置(例如，平面晶体管、非平面晶体管或两者的组合)可以与本文描述的(一个或多个)电感器组合使用。平面晶体管可以包括双极结型晶体管(bjt)、异质结双极晶体管(hbt)或高电子迁移率晶体管(hemt)。非平面晶体管可以包括finfet晶体管，例如双栅晶体管或三栅晶体管，以及环绕或全环栅晶体管，例如纳米带和纳米线晶体管。本文描述的晶体管可以包括为了清楚/简洁起见而未示出或未描述的其附加的具体特征，例如器件隔离区、栅极触点等。
20.可替换地/附加地，在本文中，多个晶体管可以包括鳍式场效应晶体管、纳米线晶体管、带状晶体管或全环栅晶体管中的至少一个。
21.图1示出了半导体管芯100。为了方便起见，图1示出了前方向f和后方向b。图1中示出前后方向的箭头可以被认为是坐标空间的z轴。图1示出了在顶部处的xz平面中的横截面，以及背面电感器115(背面电感器线圈)在xy平面中的视图。本文关于图1(或本文中的任何附图)的管芯描述的特征可以与本文关于其他管芯描述的特征组合，反之亦然。管芯100可以具有电路150，其具有可以在半导体衬底105的正面120处的一个或多个晶体管151(例如，finfet)。如图1所示，管芯100包括在半导体衬底105的背面110处的背面电感器115。背面电感器115可以被布置用于电感耦合，例如耦合到外部场。背面电感器可以例如通过减小管芯的占用面积来节省空间。例如，例如通过使用用于电耦合到(一个或多个)晶体管的背面电感器可以减少前端处的布线。这可以允许例如在前端处的面积和/或布线的减少。
22.背面电感器115可以电连接到电路150的(一个或多个)晶体管151。电路150可以不限于正面，并且可以包括背面电感器115。如图1所示，背面电感器115例如通过所示的过孔160电连接到半导体衬底的正面120处的导线135。可以有一条以上的导线，例如第二导线136。可以有一个以上的过孔，例如所示的第二过孔161，其可以连接到背面电感器115。(一条或多条)导线135、136可以为一个或多个晶体管151供电和/或来往于(一个或多个)晶体管提供信号。导线可以电连接到晶体管处的一个或多个源极和/或漏极(例如，用于向晶体管提供电力)。可替换地/附加地，(一条或多条)导线可以电连接到(一个或多个)晶体管151的一个或多个栅极。
23.具有从背面电感器至(一个或多个)晶体管的电连接可以提供低电容耦合。可替换地/附加地，(一个或多个)背面电感器可以与其他电路组合使用，从而提供设备设计的灵活性。
24.背面电感器115可以包括这样的材料，其为铝或铜中的至少一种的90％或更多、或者甚至99％或更多。可替换地/附加地，所述材料可以包括钌和/或钨。
25.可以例如使用半导体管芯100来构建完全集成的电压调节器。集成电压调节器是一种可能性，其中使用如本文所述的背面电感器，尤其是与本文所述的附加可任选特征组合，可以实现尺寸和空间节省。
26.图2示出了半导体管芯200。本文关于图2的管芯200描述的特征可以与本文描述的其他管芯组合，反之亦然。图2示出了管芯200的背面210和正面220。图2的顶部示出了例如在x-z平面中的侧截面。在图2的底部是一个或多个电感器215的视图，一个或多个电感器215可以位于xy平面(垂直于z方向的平面)中。
27.背面电感器215可以电连接到例如电路250的一个或多个晶体管251。如图2所示，背面电感器215可以电耦合到一条或多条导线235、236。导线235、236可以电连接到电感器215和/或(一个或多个)晶体管。一个或多个穿通过孔tvf 260可以电连接到电感器和晶体管(例如，将电感器215连接到导线235)。例如，(一个或多个)穿通过孔tvf 260可以将电感器215电连接到(一条或多条)导线235、236。
28.如图2所示，(一条或多条)导线235、236可以被布置在晶体管251的栅极245的最前部分259与半导体衬底205之间的区域中。(一条或多条)导线235、236可以至少部分地在半导体衬底205中的最前面236处的平面下方。(一条或多条)导线可以至少部分地掩埋在半导体衬底205中。(一条或多条)导线可以垂直地布置在晶体管的栅极245与半导体衬底205之间(例如，在栅极245处的平面与衬底205之间)。
29.在(一条或多条)导线235、236与半导体衬底205之间可以有氧化物薄层。
30.(一条或多条)导线235、236可以在沟槽中横向延伸，该沟槽可以垂直延伸到半导体衬底205中。在图2中，(一条或多条)导线235、236向下(至向后方向)延伸到半导体衬底205中。
31.(一条或多条)导线235、236的顶表面(顶部朝向前方)可以与半导体衬底205的正面表面共面，或者可以如图2所示那样从半导体衬底205的正面表面突出。可选地，晶体管可以具有在半导体衬底205的正面表面上方延伸的鳍状物(例如，鳍状物240)。(一条或多条)导线235、236的顶表面可以在鳍状物的顶部下方(例如，在鳍状物的最前侧下方)。
32.(一条或多条)导线235、236可以延伸到半导体衬底205的背面(例如，如果半导体衬底是薄的)。
33.(一条或多条)导线235、236可以是(一条或多条)电源线和/或连接到电源线。例如，(一条或多条)导线235、236可以用于为(一个或多个)晶体管供电。
34.例如，穿衬底过孔(260或tvf)可以从导线235、2236的底表面延伸到半导体衬底205的背面。在此情况下，可以存在通过一个或多个穿衬底过孔tvf 260从(一个或多个)晶体管251至电感器215的电连接。(一个或多个)过孔tvf 260的底表面可以位于背面电感器215的金属化平面处。
35.如图2所示，背面电感器215可以在xy平面中(例如，在背面金属化bm1、bm2的平面处)具有一匝或多匝。可以额外地在多个平面中存在一个以上的线圈以形成电感器。图2示出了具有内径d
e 218和外径d
e 219的一个线圈(具有3匝，但是更多或更少是可能的)。可以调谐线圈的电感，例如以形成具有期望振荡频率的振荡电路的部分，和/或形成滤波器电路
的部分，例如用于通过和/或阻挡频率范围。内径d
e 218可以从20μm直至约250μm。外径d
e 219可以从50μm直至约300μm。
36.背面电感器215可以是振荡器电路和/或滤波器电路的部分。例如，可以设计线匝之间的间距和/或距离217、形成线圈的线匝的迹线214的宽度/厚度216、内径218和/或外径219。这些和其他参数，例如材料参数(例如，衬底材料和/或迹线材料)，可以影响利用电感器215形成的电路(例如，振荡和/或滤波器电路)的性能。可以设计这样的参数以便增强电感器的特性，例如谐振和/或电感。
37.背面电感器215可以包括一个以上的绕组，例如多个绕组，每个绕组在管芯的背面210处的相应平面中。每个绕组可以具有一匝或多匝。多层绕组可以允许利用电感器215形成的电路的更大的功率效率和/或可调谐性。图2示出了多个背面金属化层bm1、bm2，其各自可以用于形成电感器215的绕组的相应层，例如用于形成作为电感器的绕组的多个平面。可以在相同平面(例如，在xy平面中的不同位置)和/或不同平面(在不同z的xy平面)中形成一个以上的电感器。例如，当背面电感器215具有不同平面中的多个绕组时，绕组可以通过过孔链接。
38.背面电感器215可以将电力传输到电路250(例如，背面电感器215可以接收用于电路250的电力)和/或导线235、236。可替换地/附加地，电感器215可以将信号传输到电路250(例如，背面电感器215可以接收用于电路250的信号)和/或导线235、236。
39.在本文中，(一个或多个)电感器可以是电力输送网络(pdn)的部分，该电力输送网络可以包括(一条或多条)电力线，例如(一个或多个)掩埋式电力轨和/或(一条或多条)电源线。例如，正面120处的电路和/或(一条或多条)导线235、236可以包括电力线，例如掩埋式电力轨和/或电源线。(一条或多条)导线的定位可以允许减少或消除管芯200的正面的触点。
40.背面导体215还可以补充管芯200的正面220处的其他金属化280、290，其可以是用于更多电力和/或信号的附加金属化。金属化280、290是可选的。在一些情况下，通过使用背面电感器215将信号/电力耦合到管芯200中或耦合出管芯200，可以减小管芯200的占用面积。
41.电路250和/或掩埋式电力轨(和/或导线235、236)可以包括作为导电材料的铜或铝中的至少一种。也可以使用钨或钌。诸如钨或钌的高熔点金属能够稳固地承受器件的形成条件，该形成条件可以包括诸如退火、接合等的高温工艺。可替换地，如果在足够低的温度下(例如，低于450℃下)执行工艺步骤，则可以使用具有相对低电阻的铜和/或铝。
42.晶体管251可以是具有鳍状物240的finfet。也可以利用其他类型的晶体管。例如，晶体管251可以包括鳍式场效应晶体管、纳米线晶体管、带状晶体管或全环栅晶体管中的至少一种。
43.图3示出了半导体管芯。关于图3的管芯300描述的特征可以用在其他部分描述的管芯中。类似地，关于本文其他部分的管芯描述的特征可以与关于图3描述的管芯组合。
44.管芯300可以具有电路350，其具有可以在半导体衬底305的正面处的一个或多个晶体管351、352(例如，finfet)。如图3中示意性示出的，管芯300包括在半导体衬底305的背面处的背面电感器315。
45.背面电感器315可以电连接到电路350的(一个或多个)晶体管351、352。如图3所
示，背面电感器315电连接到(一条或多条)导线335、336。一个或多个过孔可以将背面电感器315连接到(一条或多条)导线335、336。(一条或多条)导线335、336可以为一个或多个晶体管351供电和/或来往于(一个或多个)晶体管提供信号。导线可以电连接到晶体管351处的一个或多个源极356和/或漏极357(例如，用于向晶体管提供电力)。可替换代地/附加地，(一条或多条)导线335、336可以电连接到(一个或多个)晶体管351、352的一个或多个栅极345。
46.图3中示意性示出的(一条或多条)导线335、336的顶表面(或最前表面)可以由一个或多个过孔、接触结构和/或一个或多个晶体管接触。(一条或多条)导线335、336可以形成延伸到半导体衬底305的背面的导电路径的至少一部分。导电结构的底表面可以连接到导线335、336。这样，可以不太费力地实现从正面到背面的连接，因为可以保持较少的必要工艺步骤。可替换地，附加地，穿衬底过孔(也参见图2的tvf 260)可以连接到(一条或多条)导线335、336(例如，如果半导体衬底较厚)。
47.本文所述的电感器可以用于对信号进行滤波和/或平滑(例如，降低噪声)。电感器可以位于封装和/或管芯附近或之内的位置处，例如本文所描述的。本文所述的电感器可以减小由电压降引起的信号损耗。
48.本文所述的电感器可以例如通过金属化工艺形成在半导体管芯的背面处。可以例如通过利用从电感器至(一个或多个)晶体管的过孔和/或其他导电连接(例如，垂直连接)使本文所述的背面电感器与半导体管芯的电路接触。适于形成电感器(例如，如本文所述的背面电感器)的背面金属化可以与许多不同类型的电路一起使用，包括滤波和/或振荡电路，包括利用至少一个晶体管的电路。可以减少管芯和/或器件的占用面积，并且可以减少布线的量，特别是在管芯的前端处，特别是当使用背面电感器进行信号和/或电力耦合时。例如，通过使在背面的电感器提供电力和/或信号，本文所述的背面电感器可以替代至少一些前端电路。例如，在一个应用中，本文所述的后端电感器可以与集成电压调节器一起使用，例如用于为(一个或多个)晶体管供电。
49.图4a示出了半导体封装或器件的操作方法450。包括如本文所述的任何管芯的半导体封装和/或器件可以通过在半导体器件的背面处的电感器中驱动460电流来操作。电感器可以导电地连接到至少一条导线，例如多个掩埋式电力轨。该方法可以包括在掩埋式电力轨中驱动470电流以用于以下480中的至少一者：为多个晶体管供电、向晶体管传输信号、变换用于为晶体管供电的电力、对信号进行滤波、提供振荡信号、或向多个晶体管提供振荡电源。该方法还可以包括通过来自电感耦合到电感器的外部设备的电感耦合而在电感器中驱动电流。
50.图4b示出了形成半导体管芯的方法。方法400包括在半导体衬底的正面处形成410晶体管，形成420包括晶体管的电路，以及在半导体衬底的背面处形成430背面电感器。背面电感器电连接到电路的晶体管。该方法可以包括形成导线，使得背面电感器电连接到晶体管。导线可以形成在晶体管的最前侧和半导体衬底之间的区域中。该方法可以包括形成本文关于本文所述的半导体管芯和器件描述的任何特征。形成具有背面电感器的管芯的方法可以提高用于形成管芯的工艺步骤的效率。
51.图5示出了电子器件。器件500包括与附加电路520结合操作的管芯510。半导体管芯510可以采用如本文其他部分所述的形式。为了方便起见，图5示出了前方向f和后方向b。
52.管芯510的背面电感器515可以电感耦合到外部电感器525，例如附加电路520的外部电感器525。外部电感器525可以处于封装或板级，例如在包括背面电感器的管芯外部。可替换地/附加地，外部电感器525可以在接合到管芯的模块(例如，第二管芯)上，或者在附接到管芯的封装上，或者在其外部，例如在电路板上。
53.附加电路520可以向管芯510提供电源信号、数据信号和/或时钟信号。可替换地/附加地，管芯510可以是发送到外部电路520的信号的源。
54.管芯510的电路和/或晶体管可以被配置为接收电力传输或信号中的至少一个。例如，电力和/或信号可以在已经由背面电感器接收(例如，从附加电路的外部电感器525感应地接收)后到达(一个或多个)晶体管。外部电感器525可以是电驱动的，或者可以电感耦合到第二外部电感器。这种电感耦合链可以允许长距离耦合和/或切换。
55.图6是结合了本文描述的至少一个电子器件、管芯和/或方法的电子装置600的框图。电子装置600仅仅是其中可以使用本文所述的电子组件、管芯和/或方法的形式的电子装置的一个示例。电子装置600的示例包括但不限于个人计算机、平板计算机、移动电话、游戏设备、mp3或其他数字音乐播放器等。在该示例中，电子装置600包括数据处理系统，该数据处理系统包括系统总线602以耦合电子装置600的各种部件。系统总线602提供电子装置600的各种部件之间的通信链路，并且可以被实现为单条总线、总线的组合、或以任何其他适当的方式来实现。
56.如本文所述的电子组件610可以耦合到系统总线602。电子组件610可以包括任何电路或电路的组合。在一个实施例中，电子组件610包括可以是任何类型的处理器612。如本文所使用的，“处理器”表示任何类型的计算电路，例如但不限于微处理器、微控制器、复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器、图形处理器、数字信号处理器(dsp)、多核处理器或任何其他类型的处理器或处理电路。电子组件可以包括如本文所述的任何管芯。
57.可以包括在电子组件610中的其他类型的电路是定制电路、专用集成电路(aslc)等，例如，用于在无线设备(例如，移动电话、平板计算机、膝上型计算机、双向无线电设备和类似电子系统)中使用的一个或多个电路(例如，通信电路614)。ic可以执行任何其他类型的功能。
58.电子装置600还可以包括外部存储器620，其进而可以包括适合于特定应用的一个或多个存储器元件，例如采用随机存取存储器(ram)形式的主存储器622、一个或多个硬盘驱动器624和/或处理诸如光盘(cd)、闪存卡、数字视频盘(dvd)等的可移动介质626的一个或多个驱动器。
59.电子装置600还可以显示设备616、一个或多个扬声器618以及键盘和/或控制器630，其可以包括鼠标、跟踪球、触摸屏、语音识别设备或允许系统用户向电子装置600输入信息和从电子装置600接收信息的任何其他设备。
60.图7示出了计算设备700。计算设备700可以包括如本文所述的管芯。计算设备700可以容纳板702。板702可以包括多个部件，包括但不限于处理器704和至少一个通信芯片706。处理器704物理且电耦合到板702。在一些实施方式中，至少一个通信芯片706也物理且电耦合到板702。在其他的实施方式中，通信芯片706是处理器704的部分。通信芯片706和/或处理器704可以包括如本文所述的管芯。
61.取决于其应用，计算设备700可以包括可以或可以不物理且电耦合到板702的其他部件。这些其他部件包括但不限于易失性存储器(例如，dram)、非易失性存储器(例如，rom)、闪存、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(gps)设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储设备(例如，硬盘驱动器、光盘(cd)、数字多功能盘(dvd)等)。
62.通信芯片706可以实现用于来往于计算设备700传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不意味着相关联的设备不包括任何导线，尽管在一些实施例中它们可以不包括。通信芯片706可以实现多种无线标准或协议中的任何一种，包括但不限于wi-fi(ieee 802.11系列)、wimax(ieee 802.16系列)、ieee 802.20、长期演进(lte)、ev-do、hspa+、hsdpa+、hsupa+、edge、gsm、gprs、cdma、tdma、dect、蓝牙、其派生物、以及被指定为3g、4g、5g和之后的任何其他无线协议。计算设备700可以包括多个通信芯片706。例如，第一通信芯片706可以专用于诸如wi-fi和蓝牙的较近距离的无线通信，并且第二通信芯片706可以专用于诸如gps、edge、gprs、cdma、wimax、lte、ev-do等的较远距离的无线通信。
63.计算设备700的处理器704包括封装在处理器704内的集成电路管芯，例如，如本文所述的管芯。在本发明的一些实施方式中，处理器的集成电路管芯包括一个或多个器件，所述一个或多个器件被组装在根据本发明的实施方式的包括直接接触衬底的模制层的基于eplb或ewlb的p0p封装中。术语“处理器”可以指处理来自寄存器或存储器的电子数据以将该电子数据转换为可以存储在寄存器或存储器中的其他电子数据的任何设备或设备的部分。通信芯片706也包括封装在通信芯片706内的集成电路管芯(例如，如本文所述的管芯)。根据本发明的另一实施方式，通信芯片的集成电路管芯包括一个或多个器件，所述一个或多个器件被组装在根据本发明的实施方式的包括直接接触衬底的模制层的基于eplb或ewlb的p0p封装中。
64.在本文中，过孔可以是穿半导体过孔和/或穿硅过孔。过孔可以是微尺度的，例如，具有约5-150μm的直径，例如15-75μm。本文中的过孔可以用于将电感器连接到导线(例如，(一个或多个)掩埋式电力轨)。可替换地/附加地，过孔可以用于将第一金属化层处的线圈连接到第二金属化的线圈以形成多层背面电感器。
65.在本文中，间距可以是例如在金属化层处的电感器线圈的迹线的宽度和间隔的总和。例如，小间距对应于线圈的导电迹线的紧密间隔和/或窄线宽。
66.在本文中，背面电感器的材料可以包括铜或铝(cu或al)。材料可以是至少90％或至少99％的铜，或至少90％的al，或至少99％的al。背面电感器的材质包括金属，例如cu、al或钨(w)。材料可以是至少90％或至少99％的铜。材料可以是cu和al的合金，例如大于80％(cu和al)。cu和/或al的材料可以具有低欧姆损耗。可替换地/附加地，材料可以包括钌和/或钨。ru和w可以承受高的处理温度。
67.本文描述的示例可以有助于缩小半导体管芯和/或器件，特别是通过减小管芯内的结构的占用面积。如本文所示，例如通过使用背面电感器的电力、信号等的电感耦合可以至少部分地代替用于至管芯的(一个或多个)晶体管的电力/信号耦合的占用空间的结构。
可替换地/附加地，本文描述的背面电感器可以允许更高的晶体管密度，例如通过提高管芯的空间的有效使用，特别是面积/占用面积。
68.在本文中，背面电感器可以具有至少一个绕组。
69.在本文中，(一个或多个)背面电感器可以包括和/或电连接到电源线和/或前端工艺(feol)中的掩埋式电力轨。轨/线可以为晶体管供电和/或来往于晶体管传输信号。如本文所述，本文中的(一个或多个)电感器可以具有例如由金属制成的低电阻的线圈。本文所述的(一个或多个)背面电感器可以通过例如半导体管芯的背面金属化工艺形成。例如来自管芯/封装外部的外部线圈可以耦合到管芯的(一个或多个)电感器。
70.本文中的示例可以仅由电感器提供电力和/或信号。本文所述的管芯/器件可以没有来自管芯正面的电力输送过孔。可替换地/附加地，可以减小正面处的穿半导体过孔的密度，包括可能消除它们。可以减小管芯的占用面积。还可以例如通过减少管芯的表面处的电触点的数量(例如，通过使用背面处的电感器)来减少静电放电(esd)的风险和/或减少对放电保护的需要。
71.可替换地/附加地，可以通过利用管芯的背面(例如，使用如上所述的背面电感器)以及正面来增加耦合结构的整体密度。可以制造更强大/通用的半导体管芯。
72.本文中的管芯和相关联的电感耦合机构可以用于信号/电力变换、信号/时钟分配和/或(例如，电力和/或信号的)芯片到芯片分配。
73.在本文中已经描述了通过单层或多层背面金属化在电力线和/或轨中感应信号/电力的示例。背面金属化可以用于分配信号和/或电力，包括分配到管芯/器件的多个区域。外部信号和/或电源也可以被耦合输入。这可以提高效率和/或减小器件占用面积。
74.本文所述的(一个或多个)电感器可以简化和/或至少部分地替换互连层和/或互连结构，其可以以其他方式用于将晶体管电耦合到其他部件，例如半导体管芯外部的部件。
75.在本文中，耦合到外部电感器可以是电路板(例如，印刷电路板)上的外部电感器。本文所述的管芯可以替换地/附加地耦合(例如，通过接合等)到其他管芯，以便形成半导体封装和/或装置。
76.为了方便和/或简洁，在此公开了以下列举的示例。
77.示例1a是一种半导体管芯，包括半导体衬底、包括至少一个晶体管(在下面列举的示例中被称为“一”或“所述”晶体管)的电路、以及在半导体衬底的背面处的背面电感器，其中所述晶体管在半导体衬底的正面处。背面电感器电连接到电路的晶体管。
78.示例1b是一种半导体管芯，包括：电路，包括在半导体衬底的正面处的晶体管；在半导体衬底的背面处的背面电感器。背面电感器电连接到所述电路的晶体管。
79.示例2根据示例1a或1b，并且背面电感器电连接到半导体衬底的正面处的导线。
80.示例3根据示例1a、1b或2中的任一个，并且导线垂直地布置在晶体管的栅极和半导体衬底之间。可替换地/附加地，导线可以布置在晶体管的最前部分和半导体衬底之间的区域中。
81.示例4根据示例2或3中的任一个，并且导线延伸到半导体衬底中。可替换地/附加地，导线至少部分地在半导体衬底的最前侧处的平面下方。在导线和衬底之间可以存在氧化物、氮化物和/或其他材料。
82.示例5根据示例2-4中的任一个，并且导线是电源线或电连接到电源线。电源线可
以连接到(一个或多个)晶体管以用于供电。
83.示例6是任何前述示例的半导体管芯，并且背面电感器的材料是铜或铝中的至少一种的90％或更多。
84.示例7是任何前述示例的半导体管芯，还包括：将背面电感器导电地连接到导线的穿半导体过孔。
85.示例8是任何前述示例的半导体管芯，并且晶体管是finfet、纳米线晶体管、带状晶体管或全环栅晶体管。
86.示例9是任何前述示例的半导体管芯，并且背面电感器被配置为是振荡器电路的部分。
87.示例10是任何前述示例的半导体管芯，并且背面电感器被配置为是滤波器电路的部分。
88.示例11是任何前述示例的半导体管芯，并且导线包括铜、铝、钌或钨中的至少一种的导电材料。
89.示例12是任何前述示例的半导体管芯，并且电路包括掩埋式电力轨，所述掩埋式电力轨包括钨或钌中的至少一种。
90.示例13是任何前述示例的半导体管芯，并且背面电感器包括多个绕组，每个绕组在背面处的相应平面中，并且可选地，每个绕组包括至少一匝。
91.示例14是示例13的半导体管芯，并且电感器被配置为将电力传输到电路或导线中的至少一个，或者电感器被配置为将信号传输到电路或导线中的至少一个。
92.示例15是示例2-12中的任一个的半导体管芯，还包括：将电感器电连接到导线的穿半导体过孔。
93.示例16是示例2-15中的任一个的半导体管芯，并且导线电连接到晶体管处的多个源极或多个漏极以向晶体管提供电力。
94.示例17是一种形成半导体管芯的方法，包括：在半导体衬底的正面处形成晶体管，形成包括所述晶体管的电路，以及在半导体衬底的背面处形成背面电感器。背面电感器电连接到电路的晶体管。
95.示例18是示例17的方法，还包括形成导线，使得背面电感器电连接到晶体管。
96.示例19是示例17或18的方法，形成导线，使得背面电感器可以电连接到晶体管。可替换地/附加地，在晶体管的最前侧与半导体衬底之间的区域中形成导线。
97.示例20是示例17、18或19的方法，并且该方法还包括形成用于将背面电感器导电地连接到导线的穿半导体过孔。
98.关于先前示例中的特定示例所描述的方面和特征也可以与其他的示例中的一个或多个组合以替换该其他的示例的相同或相似特征或者额外地将特征引入到该其他的示例中。
99.示例可以进一步是或涉及(计算机)程序，其包括程序代码，当程序在计算机、处理器或其他可编程硬件部件上执行时，该程序代码执行上述方法中的一个或多个。因此，上述方法中的不同方法的步骤、操作或过程也可以由编程的计算机、处理器或其他可编程硬件部件来执行。示例还可以涵盖程序存储设备(例如，数字数据存储介质)，其是机器、处理器或计算机可读的，并且编码和/或包含机器可执行的、处理器可执行的或计算机可执行的程
序和指令。例如，程序存储设备可以包括或者可以是数字存储设备、诸如磁盘和磁带的磁存储介质、硬盘驱动器或光学可读数字数据存储介质。其他示例还可以包括被编程为执行上述方法的步骤的计算机、处理器、控制单元、(现场)可编程逻辑阵列((f)pla)、(现场)可编程门阵列((f)pga)、图形处理器单元(gpu)、专用集成电路(asic)、集成电路(ic)或片上系统(soc)系统。
100.还应当理解，在说明书或权利要求书中公开的若干步骤、过程、操作或功能的公开不应当被解释为暗示这些操作必须依赖于所描述的顺序，除非在个别情况中明确地陈述或者出于技术原因是必要的。因此，前面的描述不将若干步骤或功能的执行限于特定的顺序。此外，在其他的示例中，单个步骤、功能、过程或操作可以包括和/或被分解为若干子步骤、子功能、子过程或子操作。
101.如果已经关于设备或系统描述了一些方面，则这些方面也应当被理解为对相应方法的描述。例如，设备或系统的块、设备或功能方面可以对应于相应方法的特征，例如方法步骤。因此，关于方法描述的方面也应当理解为对相应设备或相应系统的相应块、相应元件、特性或功能特征的描述。
102.所附权利要求由此被并入具体实施方式中，其中每个权利要求可以独立地作为单独的示例。还应当注意，尽管在权利要求书中，从属权利要求涉及与一个或多个其他权利要求的特定组合，但是其他示例还可以包括从属权利要求与任何其他从属权利要求或独立权利要求的主题的组合。除非在个别情况下陈述不旨在是特定组合，否则在此明确地提出了这样的组合。此外，权利要求的特征也应当被包括用于任何其他独立权利要求，即使该权利要求没有被直接限定为从属于该其他独立权利要求。