一种平面栅IGBT器件及其制备方法

一种平面栅igbt器件及其制备方法
技术领域
1.本发明涉及半导体器件技术领域，具体涉及一种平面栅igbt器件及其制备方法。


背景技术：

2.第三代宽禁带半导体碳化硅(sic)具有更大的带隙、更高的临界击穿场强、更高的热导率以及更快的电子饱和速度等特点，在电力电子器件中具有广泛研究价值与应用价值。碳化硅绝缘栅双极型晶体管(silicon-carbide insulated gate bipolar transistor，sic igbt)是目前最新型的电力电子器件，它标志着功率半导体的技术前沿。igbt融合了金属-氧化物半导体场效应晶体管(metal-oxide-semiconductor field effect transistor，mosfet)以及双极性晶体管(bipolar junction transistor，bjt)两者的优点，通过mos管控制bjt的开关，因此器件开关频率高，输入阻抗大。在关断时，晶闸管结构具有较高的击穿电压。在导通时，内部pin结构引入电导调制效应，正向导通压降减小，整体功耗较小，使得整个器件具有在高频、高压、大电流工作的优势。广泛应用于船舶驱动、轨道交通、智能电网、交流变频、航空航天、风力发电、新能源、电机传动、汽车等强电控制领域。
3.由于早期工艺缺陷，p型碳化硅衬底难以形成，研究团队主要聚焦于p型igbt的研究与制备，但是碳化硅中电子迁移率远大于空穴，所以近年来随着工艺发展进步，人们开始关注n型igbt。直到美国cree公司制作出击穿电压达到27kv的n型igbt，击穿特性已经达到预期，整体器件设计的重心向可靠性以及器件性能的折中转移，器件的动态特性在sic igbt中越来越被重视。
4.igbt具有两种基本结构，分别是平面栅结构与沟槽栅结构。尽管沟槽栅igbt消除了jfet区，减小电阻，提高沟道密度，大幅度提高了导通特性，但是碳化硅材料本身硬度大、抗腐蚀性强，在工艺上难以形成具有光滑界面的沟槽结构。因此，实际应用中，sic igbt主要结构为平面栅结构。对于sic igbt器件，引入电导调制效应大大降低了导通电阻与导通损耗。但是，过量载流子存在器件内部，当器件关闭时，需要大量时间等待过量的载流子复合形成耗尽区，最终关断器件，这会导致器件的关断时间与关断损耗大幅提升。因此，考虑到实际器件应用的场景，需要对sic igbt进行导通特性与开关特性的折中。


技术实现要素：

5.为了克服现有技术中存在的问题，本发明的目的是提供一种平面栅igbt器件，其背部存在异质结，通过异质结存储并导通过剩载流子，大大提升器件的关断速度，显著降低器件的关断时间和关断损耗，同时不影响器件的击穿电压与栅极氧化物电场强度，更好地实现了器件正向导通压降与关断损耗之间的折衷。
6.为了实现以上目的，本发明提供如下技术方案。
7.一种平面栅igbt器件，包括：
8.集电极；
9.p型集电层，所述p型集电层覆盖所述集电极的部分上表面；
10.多晶硅层，所述多晶硅层设置在所述集电极上方；
11.隔离层，所述隔离层将所述多晶硅层和所述p型集电层隔离开，同时将所述多晶硅层与所述集电极隔离开；
12.n型缓冲层，所述n型缓冲层覆盖所述多晶硅层和所述p型集电层的上表面，并且所述n型缓冲层与所述多晶硅层形成异质结；
13.n型漂移层，所述n型漂移层设置在所述n型缓冲层的上表面；
14.n型电流扩展层，所述n型电流扩展层设置在所述n型漂移层上表面，并且所述n型电流扩展层上表面的表层设有p阱区，所述p阱区上表面的浅表层从左至右依次设有第一n型重掺杂源区、p型重掺杂接触区和第二n型重掺杂源区；
15.金属层，所述金属层与所述第一n型重掺杂源区、所述p型重掺杂接触区和所述第二n型重掺杂源区接触；
16.栅极，所述栅极包括第一栅极和第二栅极，并且所述第一栅极和所述第二栅极设置在所述金属层的两侧；以及
17.栅介质层，所述栅介质层包括氧化层和层间介质层，所述氧化层设置在所述第一栅极与所述n型电流扩展层之间以及所述第二栅极与所述n型电流扩展层之间，所述层间介质层设置在所述第一栅极和所述金属层之间以及所述第二栅极和所述金属层之间，并且所述层间介质层覆盖所述第一栅极和所述第二栅极的上表面。
18.本发明的另一目的是提供上述平面栅igbt器件的制备方法，包括：
19.在n型衬底的上表面由下至上依次形成p型集电层、n型缓冲层和n型漂移层；
20.通过离子注入在所述n型漂移层的上表面的表层形成n型电流扩展层；
21.通过离子注入在所述n型电流扩展层的上表面的表层形成p阱区；
22.在所述n型电流扩展层的上表面由下至上依次形成氧化层和栅极；
23.刻蚀所述栅极和所述氧化层，使所述p阱区的部分上表面裸露，以形成源极开口，再在所述栅极上形成层间介质层；
24.通过离子注入在所述p阱区上表面的浅表层形成第一n型重掺杂源区、p型重掺杂接触区和第二n型重掺杂源区；
25.去除所述n型衬底；
26.刻蚀所述p型集电层，使所述n型缓冲层的部分下表面裸露，以形成第一窗口；
27.在所述第一窗口处形成隔离层，再从所述隔离层的下表面向上刻蚀，形成第二窗口；
28.在所述第二窗口处形成多晶硅层，并对所述多晶硅层的下表面进行钝化；
29.在所述p型集电层的下方形成集电极；以及
30.在所述源极开口处形成金属层。
31.相比现有技术，本发明的有益效果：
32.1、本发明提供了一种平面栅igbt器件，其背部存在异质结，通过异质结存储并导通过剩载流子，大大提升器件的关断速度，显著降低器件的关断时间和关断损耗，同时不影响器件的击穿电压与栅极氧化物电场强度，更好地实现了器件正向导通压降与关断损耗之间的折衷。
33.2、本发明提供了平面栅igbt器件的制备方法，其与传统的sic igbt制备工艺适配。
附图说明
34.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
35.图1为本发明的平面栅igbt器件的结构示意图。
36.图2-图17为本发明实施例1提供的制备方法中每步所得结构的示意图。
37.图18为本发明的平面栅igbt器件与传统sic igbt的关断曲线图。
38.图19为传统平面栅sic igbt结构的示意图。
39.附图标记说明：
40.100为集电极，200为p型集电层，300为多晶硅层，400为隔离层，500为n型缓冲层，600为n型漂移层，700为n型电流扩展层，710为p阱区，711为第一n型重掺杂源区，712为第二n型重掺杂源区，713为p型重掺杂接触区，800为金属层，900为栅极，900a为第一栅极，900b为第二栅极，1000为栅介质层，1001为氧化层，1002为层间介质层，1100为n型衬底，1200为源极开口，1300为第一窗口，1400为第二窗口。
具体实施方式
41.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
42.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造工艺或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
43.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
44.由于现有的平面栅igbt器件无法在不影响器件的击穿电压与栅极900氧化物电场强度的情况下，降低导通电阻与导通损耗，因此，本发明提供一种改进的平面栅igbt器件。
45.图1给出了本发明的平面栅igbt器件的结构示意图。具体地，如图1所示，本发明的平面栅igbt器件包括：集电极100；p型集电层200，p型集电层200覆盖集电极100的部分上表面；多晶硅层300，多晶硅层300设置在集电极100上；隔离层400，隔离层400将多晶硅层300和p型集电层200隔离开，同时将多晶硅层300与集电极100隔离开；n型缓冲层500，n型缓冲层500覆盖多晶硅层300和p型集电层200的上表面，并且n型缓冲层500与多晶硅层300形成异质结；n型漂移层600，n型漂移层600设置在n型缓冲层500的上表面；n型电流扩展层700，n
型电流扩展层700设置在n型漂移层600上表面，并且n型电流扩展层700上表面的表层设有p阱区710，p阱区710上表面的浅表层从左至右依次设有第一n型重掺杂源区711、p型重掺杂接触区713和第二n型重掺杂源区712；金属层800，金属层800与第一n型重掺杂源区711、p型重掺杂接触区713和第二n型重掺杂源区712接触；栅极900，栅极900包括第一栅极900a和第二栅极900b，并且第一栅极900a和第二栅极900b设置在金属层800的两侧；以及栅介质层1000，栅介质层1000包括氧化层1001和层间介质层1002，氧化层1001设置在第一栅极900a与n型电流扩展层700之间以及第二栅极900b与n型电流扩展层700之间，层间介质层1002设置在第一栅极900a和金属层800之间以及第二栅极900b和金属层800之间，并且层间介质层1002覆盖第一栅极900a和第二栅极900b的上表面。
46.优选地，集电极100为金属材料，例如金属或金属合金。优选地，集电极100的厚度可为4-6μm，优选为4.5-5.5μm。在本发明的一个实施例中，集电极100为钛铝合金。当然，根据实际需要，集电极100可以是能够与p型集电层200形成欧姆接触的任何所需金属。
47.优选地，p型集电层200为p型重掺杂层，掺杂离子优选为al离子。优选地，p型集电层200为p型重掺杂sic层，其优选通过化学气相沉积法外延形成。优选地，p型集电层200的掺杂浓度可为1
×
10
19-5
×
10
19
cm-3
，优选1
×
10
19-2
×
10
19
cm-3
；厚度可为3-7μm，优选4-5μm。
48.优选地，多晶硅层300的上表面高于p型集电层200的上表面。优选地，多晶硅层300的上表面与p型集电层200的上表面的高度差可为0.5-1μm，例如0.5μm、0.6μm、0.7μm、0.8μm、0.9μm或1μm。多晶硅层300的宽度为0.8-1.2μm，厚度为1.5-2μm。在本技术中，多晶硅层300不进行金属淀积形成欧姆接触。多晶硅层300不需要进行掺杂操作。用隔离层将多晶硅与金属电极隔离的原因是，一旦多晶硅接触电极，大量载流子会流入多晶硅，导通电阻会增大。隔离之后，多晶硅只是作为复合中心存在，这种设计会改善动态损耗，对导通影响也更小。
49.优选地，隔离层400为二氧化硅。多晶硅层300与p型集电层200隔离，两者不形成异质结。多晶硅层300和p型集电层200之间的隔离层400部分的宽度为0.1-0.3μm。多晶硅层300与集电极100之间的隔离层400部分的厚度为0.1-0.5μm，优选为0.1-0.2μm。
50.优选地，n型缓冲层500为n型sic层，其优选通过化学气相沉积法外延形成。n型缓冲层500的掺杂离子优选为n离子。优选地，n型缓冲层500的掺杂浓度为1
×
10
17-5
×
10
17
cm-3
，优选为1
×
10
17-2
×
10
17
cm-3
；厚度可为2-5μm，优选2-3μm。
51.优选地，n型漂移层600为n型sic层，其优选通过化学气相沉积法外延形成。优选地，n型漂移层600的掺杂离子优选为n离子。优选地，n型漂移层600的掺杂浓度可为2
×
10
14-8
×
10
14
cm-3
，例如2
×
10
14-6
×
10
14
cm-3
；厚度可为100-130μm，优选100-120μm。
52.优选地，n型电流扩展层700的掺杂浓度可为1
×
10
15-5
×
10
16
cm-3
，优选为8
×
10
15-2
×
10
16
cm-3
；厚度可为2-10μm，优选2-5μm。
53.优选地，p阱区710的掺杂浓度范围为1
×
10
16
～1
×
10
18
。p阱区710的掺杂例如可为均匀掺杂，均匀掺杂浓度可为1
×
10
17
～5
×
10
17
，优选为4
×
10
17
～5
×
10
17
。掺杂离子优选为al离子。p阱区710的厚度可为0.8～1.2μm，优选为0.9-1.1μm。
54.优选地，第一n型重掺杂源区711的掺杂浓度可为5
×
10
19
～1
×
10
20
，优选为8
×
10
19
～1
×
10
20
；掺杂离子优选为n离子。第一n型重掺杂源区711的厚度可为0.4～0.6μm，优选为0.45-0.55μm。
55.优选地，p型重掺杂接触区713的掺杂浓度可为1
×
10
20
～2
×
10
20
，优选为1
×
10
20
～1.2
×
10
20
；掺杂离子优选为al离子。p型重掺杂接触区713的厚度可为0.2-0.5μm，优选为0.45-0.55μm。
56.优选地，第二n型重掺杂源区712的掺杂浓度可为5
×
10
19
～1
×
10
20
，优选为8
×
10
19
～1
×
10
20
；掺杂离子优选为n离子。第二n型重掺杂源区712的厚度可为0.4～0.6μm，优选为0.45-0.55μm。两种n型重掺杂为对称结构，采用相同的工艺步骤，两者的浓度与厚度均相同。
57.本技术中，p型重掺杂接触区713设置在第一n型重掺杂源区711和第二n型重掺杂源区712之间，并且与它们分别接触，如图1所述。
58.优选地，栅极900为多晶硅。在一些具体实施例中，第一栅极900a和第二栅极900b均为多晶硅。
59.优选地，金属层800为金属材料，例如金属或金属合金。在本发明的一个实施例中，金属层800为镍钛铝合金。当然，根据实际需要，金属层800可以是能够与n型重掺杂源区形成欧姆接触的任何所需金属。
60.在一些具体实施例中，金属层800覆盖第一n型重掺杂源区711和第二n型重掺杂源区712的部分上表面，并且覆盖p型重掺杂接触区713的全部上表面。这种设计形成的电极可以抑制igbt的闩锁效应，在工艺中有着自对准工艺，较为容易实现。
61.在一些具体实施例中，金属层800覆盖层间介质层1002的上表面。
62.栅介质层1000包括氧化层1001和层间介质层1002。优选地，氧化层1001和层间介质层1002均可为二氧化硅。氧化层1001的厚度可为50-60nm，优选50-55nm。氧化层1001厚度太薄，本身容易击穿；氧化层1001厚度太厚，会导致器件阈值电压变大。
63.本发明的平面栅igbt器件的优势在于：在n型缓冲层500处形成了一个sic/si异质结，因为si的禁带宽度远小于sic，在界面处形成电子与空穴的势阱，在器件关断时，异质结存储大量过剩载流子，同时更小的禁带宽度能够使载流子复合得更快，因此器件内部的过剩载流子减少得速度加快，耗尽区快速形成，器件的关断时间与关断损耗都减小。为了便于比较，在相同电极偏置条件下，使用仿真软件进行了图1结构与传统平面栅sic igbt结构(n型缓冲层500处没有形成sic/si异质结，如图19所示)的关断曲线，如图18所示。
64.上述两种器件结构除了n型缓冲层500处没有形成sic/si异质结之外，其他部分均相同。其中，多晶硅的宽度与厚度分别为1μm与4μm，多晶硅层300和p型集电层200之间的隔离层400部分的宽度为0.1μm。图18给出了在相同偏置条件下两种器件的关断曲线，从图18中可以看到，两种结构的栅极电压于同一时间点下降，说明两者的关断开始于同一时间，背部具有异质结的平面栅sic igbt结构的电流更快地下降到0，器件能够更快地关断，同样地，关断损耗也进一步减小。
65.本发明还提供上述平面栅igbt器件的制备方法，包括以下步骤。
66.首先，在n型衬底1100的上表面由下至上依次形成p型集电层200、n型缓冲层500和n型漂移层600。
67.优选地，n型衬底1100为n型4h-sic衬底，其掺杂浓度可为5
×
10
16
～1
×
10
17
cm-3
。
68.优选地，可通过化学气相沉积法外延形成p型集电层200。在一些具体实施例中，在n型4h-sic衬底的c面利用cvd法外延p型集电层200。
69.优选地，可通过化学气相沉积法外延形成n型缓冲层500。
70.优选地，可通过化学气相沉积法外延形成n型漂移层600。
71.然后，通过离子注入在n型漂移层600的上表面的表层形成n型电流扩展层700。
72.之后，通过离子注入在n型电流扩展层700的上表面的表层形成p阱区710。
73.在本发明中，离子注入所用掩模均为二氧化硅。
74.接下来，在n型电流扩展层700的上表面由下至上依次形成氧化层1001和栅极900。
75.优选地，可通过热氧化法形成氧化层1001。
76.优选地，可通过化学气相沉积法(如低压化学气相沉积法)在氧化层1001上沉积多晶硅，从而形成栅极900。
77.然后，刻蚀栅极900和氧化层1001，使p阱区710的部分上表面裸露，以形成源极开口1200，再在栅极900上形成层间介质层1002。
78.优选地，刻蚀为反应离子刻蚀。
79.在一些实施例中，可通过氧化栅极900(即多晶硅)来形成层间介质层1002(即氧化硅)。其中，栅极900的上表面的表层和侧壁的表层均被氧化成氧化硅。在另一些实施例中，可通过化学气相沉积法在栅极900上表面和侧壁直接沉积形成层间介质层1002(即氧化硅)。
80.之后，通过离子注入在p阱区710上表面的浅表层形成第一n型重掺杂源区711、p型重掺杂接触区713和第二n型重掺杂源区712。
81.在一些实施例中，先从源极开口1200处向p阱区710注入al离子，形成p型重掺杂接触区713，再从源极开口1200处向p阱区710注入n离子，形成第一n型重掺杂源区711和第二n型重掺杂源区712。
82.本技术中，离子注入可采用本领域常规的离子注入方法进行。本技术对此不作限定。
83.接下来，去除n型衬底1100。
84.优选地，可通过研磨去除n型衬底1100。
85.然后，刻蚀p型集电层200，使n型缓冲层500的部分下表面裸露，以形成第一窗口1300。
86.在一些实施例中，第一窗口1300的宽度可为1.1-1.5μm，优选1.1-1.3μm。第一窗口1300的高度等于p型集电层200的厚度。
87.之后，在第一窗口1300处形成隔离层400，再从隔离层400的下表面向上刻蚀，形成第二窗口1400。
88.在一些实施例中，可通过化学气相沉积法淀积隔离层400。隔离层400可为二氧化硅。所形成的隔离层400可覆盖p型集电层200的下表面。
89.在一些实施例中，第二窗口1400的形成方法包括：从隔离层400的下表面向上刻蚀，直到刻蚀部分n型缓冲层500后停止。被刻蚀的n型缓冲层500部分的厚度可为0.5-1μm，例如0.5μm、0.6μm、0.7μm、0.8μm、0.9μm或1μm。
90.第二窗口1400的宽度比第一窗口1300的宽度小0.1-0.3μm，优选0.1-0.2μm。第二窗口1400与p型集电层200之间存在剩余的隔离层400部分。
91.接下来，在第二窗口1400处形成多晶硅层300，并对多晶硅层300的下表面进行钝
化。
92.优选地，可通过化学气相沉积法(如低压化学气相沉积法)沉积多晶硅。
93.优选地，钝化包括：氧化多晶硅下表面，形成钝化层。钝化层为二氧化硅。钝化后，剩余的多晶硅层300的下表面高于p型集电层200的下表面，如图1所示。这样设计可以防止多晶硅与金属电极接触，导致正向导通特性退化，且导致动态特性无法得到提升。钝化后，多晶硅与sic形成异质结。
94.在一些实施例中，在隔离层400覆盖p型集电层200的下表面的情况下，需要先通过研磨去除p型集电层200的下方的隔离层400部分。在去除多余的隔离层400部分时，多晶硅层300的下表面应保留一层隔离层400，从而使多晶硅层300和集电极100分隔开，不形成欧姆接触。
95.之后，在p型集电层200的下方形成集电极100。
96.优选地，在形成集电极100之后，进行高温退火。
97.本发明对于高温退火的具体参数不作限制，可根据实际需要进行选择。高温退火的温度可为1600-1700℃。
98.在本发明中，可以采用蒸镀、溅射等工艺制作集电极100。本发明对于集电极100的形成方法不作限制，任何本领域常规使用的形成方法均可用于形成本发明的集电极100。
99.最后，在源极开口1200处形成金属层800。
100.优选地，在形成金属层800之后，进行激光退火。
101.本发明对于激光退火的具体参数不作限制，可根据实际需要进行选择。激光退火的温度一般大于800℃。
102.在本发明中，可以采用蒸镀、溅射等工艺制作金属层800。本发明对于金属层800的形成方法不作限制，任何本领域常规使用的形成方法均可用于形成本发明的金属层800。
103.下面将结合具体实施例和附图对本发明作进一步说明。
104.实施例1
105.首先，在掺杂浓度为5
×
10
16
cm-3
的n型4h-sic衬底1100的c面上通过化学气相沉积法外延形成p型集电层200。p型集电层200的掺杂浓度为1
×
10
19
cm-3
，厚度为5μm。
106.然后，在p型集电层200的上表面通过化学气相沉积法外延形成n型缓冲层500。n型缓冲层500的掺杂浓度为1.5
×
10
17
cm-3
，厚度为2.5μm。
107.之后，在n型缓冲层500的上表面通过化学气相沉积法外延形成n型漂移层600，所得结构如图2所示。n型漂移层600的掺杂浓度为4
×
10
14
cm-3
，厚度为110μm。
108.接下来，通过离子注入在n型漂移层600上表面的表层形成n型电流扩展层700，所得结构如图3所示。n型电流扩展层700的掺杂浓度为1
×
10
16
cm-3
，厚度为2μm。
109.然后，通过离子注入在n型电流扩展层700的上表面的表层形成p阱区710，所得结构如图4所示。p阱区710的掺杂浓度为1
×
10
17
，厚度为1μm。
110.之后，在n型电流扩展层700的上表面通过热氧化法形成二氧化硅氧化层1001，厚度为50nm，所得结构如图5所示。并在氧化层1001的上表面通过化学气相沉积法淀积厚度为0.8μm的多晶硅，形成栅极900，所得结构如图6所示。
111.接下来，通过反应离子刻蚀工艺刻蚀栅极900和氧化层1001，使p阱区710的部分上表面裸露，以形成源极开口1200，所得结构如图7所示。之后通过氧化栅极900，在栅极900上
形成层间介质层1002，所得结构如图8所示。
112.然后，先从源极开口1200处向p阱区710注入al离子，形成p型重掺杂接触区713，再从源极开口1200处向p阱区710注入n离子，形成第一n型重掺杂源区711和第二n型重掺杂源区712，所得结构如图9所示。p型重掺杂接触区713的掺杂浓度为1
×
10
20
，厚度为0.5μm。第一n型重掺杂源区711和第二n型重掺杂源区712的掺杂浓度均为1
×
10
20
，厚度均为0.5μm。
113.之后，通过研磨去除n型衬底1100，所得结构如图10所示。
114.接下来，刻蚀p型集电层200，使n型缓冲层500的部分下表面裸露，以形成第一窗口1300，所得结构如图11所示。第一窗口1300的宽度为1.1μm。第一窗口1300的高度等于p型集电层200的厚度。
115.然后，通过化学气相沉积法在第一窗口1300处淀积二氧化硅，形成隔离层400，隔离层400覆盖p型集电层200的下表面，所得结构如图12所示。之后，从第一窗口1300处的隔离层400的下表面向上刻蚀，直到刻蚀部分n型缓冲层500后停止，形成第二窗口1400，所得结构如图13所示。被刻蚀的n型缓冲层500部分的厚度为0.5μm。第二窗口1400的宽度为1μm。第二窗口1400与p型集电层200之间存在剩余的隔离层400部分。
116.之后，通过化学气相沉积法在第二窗口1400处形成多晶硅层300，所得结构如图14所示，并对多晶硅层300的下表面进行氧化，形成钝化层，所得结构如图15所示。钝化后，剩余的多晶硅层300的下表面高于p型集电层200的下表面。钝化后，多晶硅与sic形成异质结。钝化后，通过研磨去除p型集电层200的下方的隔离层400部分，所得结构如图16所示。
117.接下来，通过溅射工艺在p型集电层200的下方形成厚度为5μm的集电极100，集电极100为钛铝合金。之后进行高温退火。所得结构如图17所示。
118.最后，通过溅射工艺在源极开口1200处形成金属层800。金属层800为镍钛铝合金。之后进行激光退火。所得结构如图1所示。
119.以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。