一种封装结构及封装方法与流程

1.本技术涉及器件封装的技术领域，特别是涉及一种封装结构及封装方法。


背景技术：

2.现在的chip(芯片)to wafer(晶圆)，wafer to wafer，chip to chip的多层组合中，连接各层都是需要3dic(三维芯片)这种技术，使用tsv(though silicon via重分布线)打穿硅连接两个不同的芯片，使得上下两个芯片连接，并把下面芯片中的信号穿过上层的芯片之后再接到外部封装的焊盘上。
3.在现有技术中，都是直接通过重分布线将两个芯片连接，使得本来不需要经过上层芯片的信号线也需要经过重分布线进入上层的芯片，最后通过上层芯片的焊盘再接出去，这样既增大了信号的损耗，也会给上层芯片增加走线的压力。


技术实现要素：

4.本技术主要解决的技术问题是提供一种封装结构及封装方法，以满足封装结构减少信号损耗的需求。
5.为解决上述技术问题，本技术采用的第一个技术方案是提供一种封装结构，包括：层叠设置的至少两个芯片；封装层，设置于顶层芯片远离其他芯片的一侧，其中，封装层远离顶层芯片的一侧设置有焊盘；除顶层芯片外的其他芯片包括：第一类信号线和第二类信号线，第一类信号线穿过所有芯片，分别与各芯片以及焊盘连接；第二类信号线焊盘连接，且第二类信号线不穿过芯片。
6.其中，第二类信号线从除顶层芯片外的其他芯片引出，通过各芯片不重叠的位置延伸到焊盘，以与焊盘连接。
7.其中，顶层芯片或/和至少部分中间层的芯片的设定位置设置有通孔，第二类信号线从除顶层芯片外的其他芯片引出，穿过通孔，并贯穿封装层，以与焊盘连接。
8.其中，各芯片的通孔沿芯片堆叠方向的截面为阶梯状。
9.其中，第一类信号线、第二类信号线贯穿封装层。
10.其中，封装结构还包括连接层，连接层设置于各芯片之间。
11.其中，连接层中还设置有多个重分布线，第一类信号线通过重分布线穿过所有芯片，第二类信号线通过重分布线从底层芯片引出。
12.为解决上述技术问题，本技术采用的第二个技术方案是提供一种封装方法，包括：制备至少两个芯片；制备第一类信号线、第二类信号线，其中，第一类信号线穿过所有芯片，以分别与各芯片连接，且第二类信号线不穿过芯片；在顶层芯片远离其他芯片一侧制作封装层，封装层上制作有多个焊盘；将第一类信号线、第二类信号线贯穿封装层，与焊盘连接。
13.其中，在将第一类信号线、第二类信号线贯穿封装层，与焊盘连接的步骤中，包括：将第二类信号线从除顶层芯片外的其他芯片引出；引出的第二类信号线通过各芯片不重叠的位置，贯穿封装层，与焊盘连接。
14.其中，在将第一类信号线、第二类信号线贯穿封装层，与焊盘连接的步骤中，包括：在顶层芯片或/和至少部分中间层的芯片的设定位置制作通孔；将第二类信号线从除顶层芯片外的其他芯片引出后，穿过通孔，并贯穿封装层，与焊盘连接。
15.其中，制备至少两个芯片的步骤之后，制备第一类信号线、第二类信号线的步骤之前，还包括：制作至少一层连接层；将连接层设置于各芯片之间。
16.本技术的有益效果是：区别于现有技术的情况，本技术提供一种封装结构及封装方法，本技术的封装结构合理利用了各芯片大小不一的特点，将没有连接其他芯片需求的重要信号线提前引出，使其不穿过其他芯片，直接与封装层上的焊盘连接，有效避免了上述信号线在穿过其他芯片的过程中会造成的信号损耗，同时也缓解了其他芯片的走线压力，给其他芯片保留了更多的走线空间。
附图说明
17.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
18.图1是本技术封装结构第一实施例的结构示意图；
19.图2是本技术封装结构第二实施例的结构示意图；
20.图3是本技术封装结构第三实施例的结构示意图；
21.图4是本技术封装结构第四实施例的结构示意图；
22.图5是本技术封装方法第一实施例的流程示意图；
23.图6是本技术封装方法第二实施例的流程示意图。
24.附图标号：100/200/300/400、封装结构；101/201/301/401、芯片；1011/2011/3011/4011、顶层芯片；1012/2012/3012/4012、底层芯片；3013/4013、中间层芯片；30131/40131、第一中间子层芯片；30132/40132、第二中间子层芯片；102/202/302/402、封装层；103/203/303/403、第一类信号线；3031/4031、第一信号连接线；3032/4032、第二信号连接线；3033/4033、第三信号连接线；3034/4034、第三连接线；104/204/304/404、第二类信号线；3041/4041、第一信号线；3042/4042、第二信号线；3043/4043、第三信号线；105/205/305/405、连接层；106/206/306/406、重分布线；207/407、通孔；4071、第一通孔；4072、第二通孔；4073、第三通孔。
具体实施方式
25.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本技术保护的范围。
26.在本技术实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排
除包含至少一种的情况。
27.应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
28.应当理解，本文中使用的术语“包括”、“包含”或者其他任何变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
29.由于现有的封装结构中不需要与其他芯片连接的信号线也需要经过其他芯片，因此而导致信号出现损耗，同时也加大了其他芯片的布线难度。
30.基于上述问题，本发明提出了一种封装结构及封装方法，在封装结构中将不需要穿过其他芯片的信号线提前引出来，不穿过其他芯片直接与封装层上的焊盘连接能有效解决上述问题。
31.下面结合附图和实施例对本技术提供的一种封装结构及其封装方法进行详细描述。
32.请参阅图1，图1是本技术封装结构第一实施例的结构示意图。在本实施例中，该封装结构100包括：至少两个芯片101和封装层102。
33.其中，芯片101具体可以是芯片，也可以是晶圆等任意合理的电路元件，而封装层102具体可以包括至少两个图案化的覆铜板，以形成为线路层，且每相邻两个图案化的覆铜板之间还设置有一绝缘材料层，并在该绝缘材料层中还对应形成导电金属孔，以用于连接位于不同层的图案化的覆铜板，且具体可理解为封装或贴装有功能元件，并包括有能够实现各功能元件之间电连接的图案化的覆铜板、绝缘材料层、焊盘等任意合理的线路板构成部分的一种或多种功能单元的电路封装板，从而能够设计电路逻辑，本技术对此不做限定。
34.进一步地，至少两个芯片101具体是相互层叠设置，而为方便理解，在本实施例中，以至少两个芯片101中距离封装层102最近的一个为顶层芯片1011，而距离封装层102最远的一个为底层芯片1012为例，进行说明，则可知，封装层102具体是对应设置在顶层芯片1011远离其他芯片101的一侧，而封装层102背离一侧还设置有多个焊盘(图未标出)，以用于与外部电路实现连接。
35.且除顶层芯片1011外的其他芯片101还进一步包括：第一类信号线103以及第二类信号线104。
36.其中，第一类信号线103对应穿过所有芯片101，以分别与各芯片101以及封装层102上的焊盘相连接，从而能够对应实现各芯片101之间的信号传输，并还能够通过焊盘与外部电路实现信号传输交互。
37.而第二类信号线104则对应与封装层102上的焊盘相连接，且第二类信号线104不穿过任何芯片101，也即该第二类信号线104具体是从除顶层芯片1011外的其他芯片101引出，以通过各芯片101相互不重叠的位置延伸到封装层102上的焊盘，以与该焊盘连接。
38.具体地，顶层芯片1011沿两个芯片101的排布方向的投影小于底层芯片1012沿两个芯片101的排布方向的投影，即顶层芯片1011与底层芯片1012之间还存在有空白区，而第
二类信号线104具体是通过上述空白区，使其不用穿过顶层芯片1011，并贯穿封装层102后，直接与封装层102上的焊盘连接，从而有效避免了第二类信号线104在穿过其他芯片101的过程中会造成的信号损耗，同时也缓解了其他芯片101的走线压力，给其他芯片101保留了更多的走线空间。
39.在一实施例中，在底层芯片1012中与第二类信号线104实现连接的信号线具体还可以偏向上述空白区进行弯折延伸，以提前避开顶层芯片1011的阻挡，使第二类信号线104不穿过各芯片101，从而提前引出。
40.可理解的是，该第二类信号线104具体对应为在除底层芯片1012之外，在其他芯片101中没有实现连接需求的信号线，也就是说，第二类信号线104实际上不需要从除底层芯片1012之外的其他芯片101中穿过，即第二类信号线104不需要通过除底层芯片1012之外的其他芯片101与封装层102上的焊盘连接，以能够提前将第二类信号线104从底层芯片1012中引出，使得第二类信号线104不穿过除底层芯片1012之外的其他芯片101，而直接与封装层102上的焊盘连接。
41.其中，通过提前将第二类信号线104引出，便可以有效减少第二类信号线104在穿过除底层芯片1012之外的其他芯片101的过程中而造成的信号损耗，可以有效地保证信号的完整性，同时第二类信号线104不需要从除底层芯片1012之外的其他芯片101穿过，即第二类信号线104不需要在除底层芯片1012之外的其他芯片101中走线，使得其他芯片101节省出更多的走线空间，缓解了其他芯片101的走线压力。
42.在一实施例中，第一类信号线103、第二类信号线104具体是均贯穿封装层102，以连接至封装层102远离顶层芯片1011一侧的的焊盘上。
43.在一实施例中，该封装结构100还包括连接层105，且该连接层105具体设置在各芯片101之间。
44.进一步地，在该连接层105中还设置有多个重分布线106，而第一类信号线103具体是通过该重分布线106穿过所有芯片101。其中，该第一类信号线103具体可以包括第一信号连接线1031和第二信号连接线1032，而相应的重分布线106的相对两端具体是分别连接第一信号连接线1031和第二信号连接线1032，以实现各芯片101之间的连接。
45.且第二类信号线104在从底层的芯片101引出后，具体也是通过连接层105中相应的重分布线106提前引出，以使得第二类信号线104不用经过其他的芯片101，而直接与封装层102上的焊盘连接。
46.可理解的是，多个重分布线106中至少部分的相对两端具体是连接于不同芯片101中的第一类信号线103上，以实现各芯片101之间的连接，而多个重分布线106中的另一部分的其中一端则具体是连接于底层芯片1011中的相应信号线上，而其另一端则对应连接第二类信号线104，以将底层芯片1011中的信号线提前引出，以使得第二类信号线不用经过其他的芯片101，直接与封装层102上的焊盘连接。
47.进一步地，位于连接层105中的重分布线106具体还可以进行折弯延伸，以提前避开顶层芯片1011的阻挡，而使第二类信号线104不穿过各芯片101，从而提前引出。
48.需说明的是，在各芯片101具体是芯片时，该连接层105中的各重分布线106具体还可以是连接在各芯片衬底的硅通孔上，以进而通过硅通孔实现与第一类信号线103或第二类信号线104之间的连接。
49.请继续参阅图2，图2是本技术封装结构第二实施例的结构示意图。本实施例中的封装结构与图1中本技术提供的封装结构第一实施例的区别在于，该封装结构200中的顶层芯片2011的设定位置具体还设置有通孔207。
50.其中，该通孔207具体可以是通过蚀刻或钻孔等任一合理的方式得到，且形成在不干扰顶层芯片2011本身走线的位置处。
51.具体地，在顶层芯片2011的中部位置、边缘位置或其他任一合理的未设计走线的区域对应形成通孔207，以使第二类信号线204能够穿过该通孔207，而除顶层芯片2011外的其他芯片201中提前引出，并进而与封装层202上的焊盘连接。
52.可理解的是，在本实施例中，底层芯片2012、封装层202、第一类信号线203、第二类信号线204、连接层205以及重分布层206分别与底层芯片1012、封装层102、第一类信号线103、第二类信号线104、连接层105以及重分布层106，具体请参阅图1及相关文字内容，在此不再赘述。
53.请继续参阅图3，图3是本技术封装结构第三实施例的结构示意图。本实施例中的封装结构与图1中本技术提供的封装结构第一实施例的区别在于，该封装结构300中的顶层芯片3011和至少部分中间层芯片3013的设定位置具体还设置有通孔(图未标出)。
54.为方便理解，以该封装结构300具体包括四个芯片301，且具体是顶层芯片3011、底层芯片3012以及中间层芯片3013，而该中间层芯片3013又进一步包括第一中间子层芯片30131和第二中间子层芯片30132为例，进行说明，则可知，该第一中间子层芯片30131具体设置于靠近顶层芯片3011的一侧，且顶层芯片3011沿4个芯片301的排布方向的投影小于第一中间子层芯片30131的投影，第一中间子层芯片30131沿4个芯片301的排布方向的投影小于第二中间子层芯片30132的投影，第二中间子层芯片30132沿4个芯片301的排布方向的投影小于底层芯片3012的投影。
55.也就是说，顶层芯片3011、第一中间子层芯片30131以及第二中间子层芯片30132上的通孔具体是形成在边缘位置，且各芯片301的通孔具体是沿芯片301堆叠方向的截面为阶梯状，而顶层芯片3011与第一中间子层芯片30131、第一中间子层芯片30131和第二中间子层芯片30132，以及第二中间子层芯片30132和底层芯片3012之间均存在有空白区。
56.而第二类信号线304具体是从投影不重合的两个芯片301之间，也即上述空白区直接通过，而不用穿过投影较小的各芯片301，并具体是穿过通孔，进而贯穿封装层302后，直接与封装层302上的焊盘连接。
57.具体地，该第二类信号线304具体包括第一信号线3041、第二信号线3042以及第三信号线3043，而该第一信号线3041在从第一中间子层芯片30131引出后，具体是通过顶层芯片3011与第一中间子层芯片30131之间存在的空白区，使第一信号线3041不用从顶层芯片3011穿过，并贯穿封装层302后，直接与封装层302上的焊盘连接；第二信号线3042则是从第二中间子层芯片30132引出后，通过第一中间子层芯片30131与第二中间子层芯片30132之间存在的空白区，使第二信号线3042不用从顶层芯片3011以及第一中间子层芯片30131穿过，贯穿封装层302后，直接与封装层302上的焊盘连接；第三信号线3043是从底层芯片3012引出后，通过第二中间子层芯片30132与底层芯片3012之间存在的空白区，使第三信号线3043不用从顶层芯片3011、第一中间子层芯片30131以及第二中间子层芯片30132穿过，贯穿封装层302后，直接与封装层302上的焊盘连接。
58.在一实施例中，封装结构300还包括多个连接层305，且多个连接层305分别形成在每相邻两个芯片301之间，而第一信号线3041、第二信号线3042以及第三信号线3043具体是分别从该连接层中的重分布线306中引出，以贯穿封装层302后，直接与封装层302上的焊盘连接。
59.进一步地，封装结构300中的第一类信号线303则对应于顶层芯片3011、第一中间子层芯片30131、第二中间子层芯片30132以及底层芯片3012分别形成有第一信号连接线3031、第二信号连接线3032、第三信号连接线3033以及第四连接线3034，且每相邻两个连接线之间具体是通过连接层305中的重分布线306实现连接。
60.可理解的是，在其他实施例中，该封装结构300中的芯片301的数量具体还可以为3个、5个或6个等任意合理的数量，且在其中存在有无需直接连接至封装层302的芯片301时，与该芯片301相邻，并靠近顶层芯片3011的一芯片301具体还可以与该芯片301的面积尺寸相等，也即相应的通孔在这两个芯片301处的横截面尺寸还可以相等，本技术对此不做限定。
61.通过上述封装结构300，解决了从顶层到底层的芯片301的大小不相等时，通过各芯片301之间存在的空白区将不需要穿过其他芯片301的信号线提前引出，以和封装层302上的焊盘直接连接，减少信号线穿过其他芯片301的过程中对信号的损耗。
62.可理解的是，在本实施例中，顶层芯片3011、底层芯片3012、封装层302、连接层305以及重分布层306分别与顶层芯片3011、底层芯片1012、封装层102、连接层105以及重分布层106，具体请参阅图1及相关文字内容，在此不再赘述。
63.请继续参阅图4，图4是本技术封装结构第四实施例的结构示意图。本实施例中的封装结构与图3中本技术提供的封装结构第三实施例的区别在于，该封装结构400中的顶层芯片4011和至少部分中间层芯片4013上对应设置的通孔407，具体形成在顶层芯片4011和至少部分中间层芯片4013的中部位置。
64.其中，该封装结构400中的第二类信号线404具体包括第一信号线4041、第二信号线4042以及第三信号线4043，而在顶层芯片4011、第一中间子层芯片40131以及第二中间子层芯片40132的中部位置分别对应设置有第一通孔4071、第二通孔4072以及第三通孔4073，且上述通孔407沿四个芯片401的堆叠方向的截面具体为阶梯状。
65.具体地，第一信号线4041具体是从第一中间子层芯片40131引出，以通过顶层芯片4011上的第一通孔4071，与封装层402上的焊盘连接；而第二信号线4042则是从第二中间子层芯片40132引出，以通过顶层芯片4011上的第一通孔4071以及第一中间子层芯片40131上的第二通孔4072，与封装层402上的焊盘连接；第三信号线4043则是从底层芯片4012引出，通过顶层芯片4011、第一中间子层芯片40131以及第二中间子层芯片40132上的第一通孔4071、第二通孔4072和第三通孔4073，而与封装层402上的焊盘连接。
66.可理解的是，在本实施例中，顶层芯片4011、底层芯片4012、第一中间子层芯片40131、第二中间子层芯片40132、封装层402、第一类信号线403、第一信号连接线4031、第二信号连接线4032、第三信号连接线4033、第四连接线4034、第二类信号线404、连接层405以及重分布层406分别与顶层芯片3011、底层芯片3012、第一中间子层芯片30131、第二中间子层芯片30132、封装层302、第一类信号线303、第一信号连接线3031、第二信号连接线3032、第三信号连接线3033、第四连接线3034、第二类信号线304、连接层305以及重分布层306，具
体请参阅图3及相关文字内容，在此不再赘述。
67.为了清楚说明上述封装结构的制备工艺，对应地，本技术提出一种封装方法。请参阅图5，图5为本技术提供的封装方法第一实施例的流程示意图。具体而言，可以包括如下步骤：
68.s11：制备至少两个芯片。
69.具体地，至少两个芯片层叠放置，其中，制备的芯片可以是芯片，也可以是晶圆。
70.s12：制备第一类信号线、第二类信号线，其中，第一类信号线穿过所有芯片，以分别与各芯片连接，且第二类信号线不穿过芯片。
71.第一类信号线穿过所有芯片的步骤，具体包括：将第一类信号线从底层芯片引出，通过重分布线，穿过所有芯片，与其他各层芯片以及焊盘连接。
72.而第二类信号线则不穿过芯片，以将第二类信号线从除顶层芯片外的其他芯片提前引出，而不需要从芯片穿过，以与封装层上的焊盘直接连接。
73.s13：在顶层芯片远离其他芯片一侧制作封装层，封装层上设置有多个焊盘。
74.其中，封装层制作在顶层芯片远离其他芯片一侧，且封装层上远离顶层芯片一侧还对应形成有多个焊盘。
75.s14：将第一类信号线、第二类信号线贯穿封装层，与封装层上的焊盘连接。
76.在本实施例中，穿过所有芯片的第一类信号线，在封装层制作完成后，穿过封装层，与封装层上的焊盘连接，并从除顶层芯片外的其他芯片引出不需要穿过各芯片的第二类信号线，在制作封装层的过程中，穿过封装层后，与制作完成的封装层上的焊盘实现连接。
77.区别于现有技术，本实施方式的封装方法通过合理利用各个芯片大小不一的特点，通过连接层提前将底层芯片中没有连接其他芯片需求的重要信号线提前从从除顶层芯片外的其他芯片中引出，使得上述信号线不用穿过其他芯片，直接与封装层上的焊盘连接，避免了信号在穿过其他芯片的过程中对信号造成的损耗，保证了信号的完整性，同时也由于上述信号线不用从其他芯片穿过，也不会增加其他芯片的走线难度，使得其他芯片有更多的走线空间。
78.进一步地，在一实施方式中，在上述s14中，具体还可以包括：将第二类信号线从除顶层芯片外的其他芯片引出，不穿过各芯片，且引出的第二类信号线通过各芯片不重叠的位置，贯穿封装层，与焊盘连接。
79.可理解的是，各芯片在沿多个芯片的排布方向的投影不重合，即从顶层到底层的芯片的大小不相等时，相邻两个芯片之间就存在空白区，第二类信号线从除顶层芯片外的其他芯片引出后，通过上述空白区，并贯穿封装层，使得底层芯片与封装层上的焊盘连接。
80.通过上述封装结构，解决了从顶层到底层的芯片的大小不相等时，将没有连接其他各层需求的信号线提前引出，使其不用穿过底层芯片之外的其他芯片，从而避免了信号在连接其他芯片的过程中而造成的损耗。
81.进一步地，在另一实施方式中，在上述s14中，具体还可以包括：在顶层芯片或/和至少部分中间层的芯片的设定位置制作通孔，并将第二类信号线从除顶层芯片外的其他芯片引出后，穿过通孔，并贯穿封装层，与焊盘连接。
82.可理解的是，各芯片在沿多个芯片的排布方向的投影重合，即从顶层到底层的芯
片的大小相等时，预先在顶层芯片或/和其他芯片的设定位置制作通孔，第二类信号线从除顶层芯片外的其他芯片引出，穿过通孔，并贯穿封装层，与封装层上的焊盘连接。
83.通过上述封装方法，解决了从顶层到底层的芯片的大小相等时，将没有连接其他各芯片需求的信号线提前引出，使其不用穿过除顶层芯片外的其他芯片，从而避免了信号在连接其他芯片的过程中而造成的损耗，同时，也由于上述信号线不需要穿过其他芯片，使得其他芯片有更多的走线空间，降低了其他芯片的走线难度。
84.请继续参阅图6，图6为本技术提供的封装方法第二实施例的流程示意图。其中，本实施例中的封装方法具体为本技术提供的封装方法第一实施例的一细化实施例，而图5中的s11对应与图6中的s21相对应，且图5中的s12～s14对应与图6中的s23～s25相同，在此不再赘述。
85.而图6的实施例与图5中的实施例的区别在于：
86.s22：制作至少一层连接层，并将连接层设置于各芯片之间。
87.具体地，在各芯片之间制作一层连接层，以连接每相邻两个芯片。
88.通过上述封装方法，可以实现提前将不需要经过其他芯片的信号线提前引出，从而减少信号在穿过其他芯片的过程中而造成的损耗，保证了信号的完整性。
89.以上所述仅为本技术的实施方式，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效原理变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。