具有超高深宽比的深沟槽隔离结构的制作方法与流程

1.本技术涉及半导体技术领域，具体涉及一种具有超高深宽比的深沟槽隔离结构的制作方法。


背景技术：

2.为了实现高密度逻辑电路与大功率定制电路间的整合，芯片中的高电压区域和低电压区域之间需要合适的隔离，现有技术通过多层外延的堆叠并引入深沟槽隔离(deep trench isolatio，简称dti)工艺来实现这种隔离。由于深沟槽隔离结构是沿衬底的厚度方向延长来提高隔离性能，因此，深沟槽隔离结构的宽度可以被进一步减小，从而有利于节省芯片面积还可以提升隔离两端所承受的电压差。
3.对于深宽比超过10:1的深沟槽隔离结构，现有技术通常采用单晶硅或多晶硅来填充其沟槽，但通常对于大尺寸微米级别的深沟槽隔离结构，单晶硅或多晶硅填充沟槽的速度慢，严重影响产能，同时单晶硅或多晶硅不如氧化物隔离能力强。
4.如果采用氧化物填充深宽比超过10:1的深沟槽隔离结构的沟槽，在未填满沟槽的情况下，顶部封口导致已填充的氧化物中形成气隙，该气隙需要满足特定的条件才不会对深沟槽隔离结构的隔离性能产生影响。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本技术的目的在于提供一种具有超高深宽比的深沟槽隔离结构的制作方法，用于解决现有技术中采用氧化物、单晶硅或多晶硅填充该深沟槽隔离结构的沟槽达不到预期隔离效果或者影响芯片产能的问题。
6.为实现上述目的及其它相关目的，本技术提供一种具有超高深宽比的深沟槽隔离结构的制作方法，包括：
7.提供一衬底，衬底上依次形成有第一介质层、第一氮化硅层、第二介质层、第二氮化硅层和第三介质层，其中，第一氮化硅层、第一介质层和衬底中形成有浅沟槽隔离结构；
8.刻蚀第三介质层、第二氮化硅层、第二介质层、浅沟槽隔离结构和衬底以形成深沟槽隔离结构的沟槽；
9.在沟槽的内壁上形成衬氧化层；
10.在沟槽中沉积第一高密度等离子体膜层；
11.在沟槽中沉积高深宽比工艺膜层，以形成气隙；
12.在沟槽中沉积第二高密度等离子体膜层。
13.优选的，采用具有低淀积刻蚀比的高密度等离子体沉积工艺在沟槽中沉积第一高密度等离子体膜层。
14.优选的，具有低淀积刻蚀比的高密度等离子体沉积工艺采用氧气/氦气为主导气体。
15.优选的，淀积刻蚀比为2.5-3.5。
16.优选的，采用次大气压化学气相沉积工艺在沟槽中沉积高深宽比工艺膜层。
17.优选的，次大气压化学气相沉积工艺的反应温度为500℃-600℃，反应压力为500torr-700torr。
18.优选的，气隙的顶部与浅沟槽隔离结构的底部之间的垂直距离大于0.9微米。
19.优选的，气隙的侧壁与深沟槽隔离结构的侧壁之间的垂直距离大于0.5微米。
20.优选的，采用高密度等离子体沉积工艺在沟槽中沉积第二高密度等离子体膜层。
21.优选的，在沟槽中沉积第二高密度等离子体膜层之前，还包括实施一高温热退火的步骤。
22.优选的，高温热退火的温度为1000℃-1100℃，持续时间为25min-35min。
23.优选的，在沟槽中沉积第二高密度等离子体膜层之后，还包括实施一平坦化的步骤，以使第一氮化硅层的表面与深沟槽隔离结构的表面平齐。
24.优选的，采用化学机械研磨工艺实施该平坦化。
25.如上所述，本技术提供的具有超高深宽比的深沟槽隔离结构的制作方法，具有以下有益效果：确保深沟槽隔离结构中形成的气隙的侧壁和深沟槽隔离结构的侧壁之间有足够大的距离的同时尽可能的压低气隙的高度，最大限度的提高器件的隔离电压。
附图说明
26.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
27.图1显示为本技术实施例提供的具有超高深宽比的深沟槽隔离结构的制作方法的流程图；
28.图2显示为本技术实施例提供的具有超高深宽比的深沟槽隔离结构的制作方法中，步骤s1完成后形成的器件剖面结构示意图；
29.图3显示为本技术实施例提供的具有超高深宽比的深沟槽隔离结构的制作方法中，步骤s2完成后形成的器件剖面结构示意图；
30.图4显示为本技术实施例提供的具有超高深宽比的深沟槽隔离结构的制作方法中，步骤s3完成后形成的器件剖面结构示意图；
31.图5显示为本技术实施例提供的具有超高深宽比的深沟槽隔离结构的制作方法中，步骤s4完成后形成的器件剖面结构示意图；
32.图6显示为本技术实施例提供的具有超高深宽比的深沟槽隔离结构的制作方法中，步骤s5完成后形成的器件剖面结构示意图；
33.图7显示为本技术实施例提供的具有超高深宽比的深沟槽隔离结构的制作方法中，步骤s6完成后形成的器件剖面结构示意图；
34.图8显示为采用本技术提供的具有超高深宽比的深沟槽隔离结构的制作方法在一实施例中制作的深沟槽隔离结构中形成的气隙的示意图。
具体实施方式
35.以下通过特定的具体实例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其它优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
36.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
37.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
38.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
39.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
40.对于深宽比超过10:1的深沟槽隔离结构，现有技术采用单晶硅或多晶硅来填充其沟槽，存在填充速度慢严重影响产能且单晶硅或多晶硅不如氧化物隔离能力强的问题。
41.如果采用氧化物填充深宽比超过10:1的深沟槽隔离结构的沟槽，在未填满沟槽的情况下，顶部封口导致已填充的氧化物中形成气隙，该气隙需要满足特定的条件才不会对深沟槽隔离结构的隔离性能产生影响。例如，气隙的顶部与浅沟槽隔离结构的底部之间的垂直距离要大于0.9微米，气隙侧壁与深沟槽隔离结构的侧壁之间的垂直距离要大于0.5微米，采用现有技术填充的氧化物中形成的气隙达不到这一要求。
42.请参阅图1，其示出了本技术实施例提供的具有超高深宽比的深沟槽隔离结构的制作方法的流程图。
43.在步骤s1中，提供一衬底，衬底上依次形成有第一介质层、第一氮化硅层、第二介质层、第二氮化硅层和第三介质层，其中，第一氮化硅层、第一介质层和衬底中形成有浅沟槽隔离结构。
44.如图2所示，提供衬底100，可选的，衬底100为硅衬底、锗衬底或者绝缘体上硅衬底等；或者衬底100的材料还可以包括其它的材料，例如砷化镓等iii-v族化合物。本领域的技术人员可以根据衬底100上形成的器件结构类型选择衬底100的构成材料，因此衬底100的类型不应限制本发明的保护范围。
45.接着，在衬底100上依次形成第一介质层101和第一氮化硅层102。可选的，采用常规的cvd工艺、pvd工艺(第一介质层101的材料为热氧化物)或者热氧化工艺等形成第一介
质层101和第一氮化硅层102。由于第一氮化硅层102的晶格常数和衬底100的晶格常数存在较大不同，直接在衬底100上沉积形成第一氮化硅层102时，会在衬底100中形成位错，导致衬底100中出现一定的应力损伤，因此，第一介质层101用作第一氮化硅层102和衬底100之间的缓冲层以缓冲应力。可选的，采用栅氧化层作为第一介质层101，后续工艺可以不用去除第一介质层101再形成栅氧化层，进而提高了半导体器件中形成栅氧化层的效率。
46.接着，在第一氮化硅层102、第一介质层101和衬底100中形成浅沟槽隔离结构107。
47.示例性的，在衬底100上依次形成第一介质层101和第一氮化硅层102之后，刻蚀第一氮化硅层102、第一介质层101和衬底100以形成碗状沟槽，并在该碗状沟槽中沉积氧化硅以得到浅沟槽隔离结构107；接着，对浅沟槽隔离结构107表面执行化学机械研磨工艺以平坦化浅沟槽隔离结构107的表面和第一氮化硅层102的表面。
48.然后，在浅沟槽隔离结构107和第一氮化硅层102上依次形成第二介质层103、第二氮化硅层105和第三介质层106。可选的，采用常规的cvd工艺、pvd工艺或者热氧化工艺等形成第二介质层103、第二氮化硅层105和第三介质层106。第二介质层103、第二氮化硅层105和第三介质层106相当于一硬掩膜结构，用于后续形成深沟槽隔离结构的过程中避免对浅沟槽隔离结构107和衬底100造成不必要的损伤。
49.第二介质层103的作用一方面是增强第二氮化硅层105与第一氮化硅层103之间的结合力，另一方面还在于在后续形成深沟槽隔离结构的过程中，第一氮化硅层103形成保护，避免其厚度受到损失而导致衬底100不同区域的第一氮化硅层103的厚度出现差异，影响其作为研磨停止层的作用。
50.在步骤s2中，刻蚀第三介质层、第二氮化硅层、第二介质层、浅沟槽隔离结构和衬底以形成深沟槽隔离结构的沟槽。
51.如图3所示，采用光刻工艺、干法刻蚀工艺曝光、显影、刻蚀第三介质层106、第二氮化硅层105、第二介质层103、浅沟槽隔离结构107和一定厚度的衬底100以形成深沟槽隔离结构的沟槽108。在刻蚀过程中，会刻蚀一定厚度的第三介质层106。
52.示例性的，本技术的实施例分两步刻蚀形成沟槽108，即先刻蚀至浅沟槽隔离结构107的底部再刻蚀一定厚度的衬底100，其原因为：一是两步骤中刻蚀的浅沟槽隔离结构107和衬底100的构成材料不同，二是分两步刻蚀可以使沟槽108的形貌结构更好。
53.在步骤s3中，在沟槽的内壁上形成衬氧化层。
54.如图4所示，在沟槽108的内壁上形成衬氧化层109。示例性的，采用热氧化工艺形成衬氧化层109。
55.由于刻蚀衬底100形成沟槽108后，衬底100中存在一定的刻蚀后应力且沟槽108的边缘表面有损伤，为了消除对应的刻蚀后应力并修复损伤，可以对衬底100进行退火处理，衬氧化层109也可以在退火过程中形成。需要说明的是，衬氧化层109还可以作为后续在沟槽108中填充绝缘材料时的缓冲，对衬底100起到保护作用。
56.在步骤s4中，在沟槽中沉积第一高密度等离子体膜层。
57.如图5所示，在沟槽108中沉积第一高密度等离子体(hdp)膜层110。在本技术的实施例中，采用具有低淀积刻蚀比的高密度等离子体沉积工艺在沟槽108中沉积第一高密度等离子体膜层110，该工艺采用氧气/氦气为主导气体，淀积刻蚀比为2.5-3.5，优选3.2。
58.具有低淀积刻蚀比的高密度等离子体沉积工艺可以压低第一高密度等离子体膜
层110在沟槽108中形成的悬突开口部分(over-hang)的位置，此位置即为后续形成的气隙的顶端位置，同时还可以提升第一高密度等离子体膜层110在沟槽108底部的厚度，增加底部隔离效果。
59.在步骤s5中，在沟槽中沉积高深宽比工艺膜层，以形成气隙。
60.如图6所示，在沟槽108中沉积高深宽比工艺(harp)膜层111。在本技术的实施例中，采用次大气压化学气相沉积(sacvd)工艺在沟槽108中沉积harp膜层111，sacvd的工艺参数为：反应温度500℃-600℃，优选540℃；反应压力500torr-700 torr，优选600torr。
61.sacvd工艺可以使沉积的膜层具有良好的保形性，并且膜层本身具有良好的间隙填充效果，因此，harp膜层111可以在悬突开口部分的位置开始生长直至封口在沟槽108中形成气隙112。
62.sacvd工艺具有较强的台阶覆盖能力，可以将膜层沉积在悬突开口部分的位置下方的第一高密度等离子体膜层110的表面上，进而使形成的气隙112的侧壁和沟槽108的侧壁之间有足够大的距离以提升深沟槽隔离结构的隔离电压。
63.可选的，在沟槽108中沉积harp膜层111之后，实施一高温热退火步骤，以释放第一高密度等离子体膜层110和harp膜层111中的应力，提高harp膜层111的质量。示例性的，该高温热退火的温度为1000℃-1100℃，优选1050℃，持续时间为25min-35min，优选30min。
64.在步骤s6中，在沟槽中沉积第二高密度等离子体膜层。
65.如图7所示，在沟槽108中沉积第二高密度等离子体膜层113。第二高密度等离子体膜层113作为帽层，可以弱化沟槽108中形成的填充物的顶部凹陷程度，减少表面台阶差，有利于后续化学机械研磨工艺的实施。
66.在本技术的实施例中，采用高密度等离子体沉积工艺在沟槽108中沉积第二高密度等离子体膜层113，该工艺的淀积刻蚀比为3.0-4.0，优选3.2。
67.上述步骤s4至步骤s6中形成的膜层构成深沟槽隔离结构115的绝缘材料。
68.请参阅图8，其示出了采用本技术提供的具有超高深宽比的深沟槽隔离结构的制作方法在一实施例中制作的深沟槽隔离结构中形成的气隙的示意图。
69.如图8所示，该实施例制作的深沟槽隔离结构深度为19微米，顶部宽度的特征尺寸为1.8微米，深宽比大于10:1，气隙的顶部与浅沟槽隔离结构的底部之间的垂直距离为1312nm，大于0.9微米，气隙侧壁与深沟槽隔离结构的侧壁之间的垂直距离为679nm，大于0.5微米。
70.综上所述，本技术提供的具有超高深宽比的深沟槽隔离结构的制作方法，具有以下有益效果：确保深沟槽隔离结构115中形成的气隙112的侧壁和深沟槽隔离结构115的侧壁之间有足够大的距离的同时尽可能的压低气隙112的高度，最大限度的提高器件的隔离电压。所以，本技术有效克服了现有技术中的种种缺点而具高度产业利用价值。
71.需要说明的是，本实施例中所提供的图示仅以示意方式说明本技术的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
72.接下来，平坦化上述步骤s4至步骤s6中形成的膜层构成的绝缘材料，以使第一氮化硅层102的表面与深沟槽隔离结构115的表面平齐。示例性的，可以采用化学机械研磨工
艺实施该平坦化，第一氮化硅层102作为平坦化过程中的研磨停止层。然后，去除第一氮化硅层102。示例性的，可以采用湿法工艺，利用热磷酸溶液与第一氮化硅层102反应，从而将第一氮化硅层102去除。
73.上述实施例仅例示性说明本技术的原理及其功效，而非用于限制本技术。任何熟悉此技术的人士皆可在不违背本技术的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本技术的权利要求所涵盖。