提高测试重现性的GaN器件的结构、测试方法及晶圆与流程

提高测试重现性的gan器件的结构、测试方法及晶圆
技术领域
1.本技术属于半导体技术领域，尤其涉及一种提高测试重现性的gan器件的结构、测试方法及晶圆。


背景技术：

2.氮化镓晶圆上的器件底层是相通的，且底层的外延层有许多的陷阱会去捕捉电子空穴，从而引起电性改变，所以测试结果的重现性很低。例如，晶圆左下方的器件可能加高压时直接对晶圆右上方器件底部的陷阱进行了充电，晶圆允收测试常常需要在切割道上放置许多测试器件，故在进行允收测试时造成测试结果的无法重现与准确性低的问题。
3.目前常用的解决办法是将所有待测器件放在同一个区域，再用隔离工艺避免此区域测试影响其他器件，但是此方法会有以下副作用：
4.1)允收测试的位置与器件距离太远无法真正反映工艺影响；
5.2)测试区内器件彼此互相影响，测试结果不可信。
6.故亟待提出一种提高测试重现性的gan器件的结构及测试方法，以提高允收测试的测试结果的重现性和准确度。


技术实现要素：

7.本技术的目的在于提供一种提高测试重现性的gan器件的结构、测试方法及晶圆，旨在解决相关的提高测试重现性的gan器件的结构及测试方法无法提高允收测试的测试结果的重现性和准确度，且减小生产成本的问题。
8.本技术实施例提供了一种提高测试重现性的gan器件的结构，包括均呈矩形的两个源极结构、多个复合结构以及多个待测器件；
9.在水平面上，两个所述源极结构分别位于所述测试结构的左右侧，多个所述复合结构以及多个所述待测器件位于两个所述源极结构之间，且多个所述复合结构以及多个所述待测器件间隔设置并依次排列，所述复合结构包括漏极结构、设置于所述复合结构上侧的第一栅极结构以及设置于所述复合结构下侧的第二栅极结构，所述待测器件至少三个侧面被所述源极结构或所述栅极结构包围。
10.在其中一个实施例中，还包括：
11.在水平面上位于所述测试结构上侧的第三栅极结构；
12.在水平面上位于所述测试结构下侧的第四栅极结构；
13.在其中一个实施例中，在纵切面上，所述源极结构包括设置于gan晶圆上表面的第一金属区；所述漏极结构包括设置于所述gan晶圆上表面的第二金属区；所述栅极结构包括绝缘区和第三金属区；其中，所述绝缘区设置于所述gan晶圆上表面，所述第三金属区设置于所述绝缘区上表面。
14.在其中一个实施例中，所述gan晶圆包括：
15.衬底；
16.位于所述衬底上表面的外延层；
17.位于所述外延层上表面的势垒层。
18.在其中一个实施例中，所述漏极结构位于所述第一栅极结构和所述第二栅极结构之间。
19.在其中一个实施例中，所述测试结构位于gan晶圆的切割道中。
20.本技术实施例还提供了一种提高测试重现性的gan器件的测试方法，基于上述的提高测试重现性的gan器件的结构，所述测试方法包括：
21.在所述栅极结构和所述源极结构之间加预设时长的预设电压；
22.对多个所述待测器件进行允收测试，以获取第一测试结果；
23.将所述第一测试结果作为半导体器件的测试结果；其中，所述半导体器件位于所述测试结构所在切割道旁。
24.在其中一个实施例中，所述在所述栅极结构和两个所述源极结构之间加预设时长的预设电压之后还包括：
25.在所述漏极结构和两个所述源极结构之间加测试电压，以检测漏电流；
26.根据漏电流获取缺陷参数；
27.在其中一个实施例中，所述对多个所述待测器件进行允收测试，以获取第一测试结果之后还包括：
28.根据所述缺陷参数对所述第一测试结果进行校正，以获取校正后的第一测试结果；
29.所述将所述第一测试结果作为半导体器件的测试结果具体为：
30.将校正后的所述第一测试结果作为半导体器件的测试结果。
31.本技术实施例还提供一种晶圆，所述晶圆包括上述的提高测试重现性的gan器件的结构。
32.本发明实施例与现有技术相比存在的有益效果是：由于包括均呈矩形的两个源极结构、多个复合结构以及多个待测器件；在水平面上，两个源极结构分别位于测试结构的左右侧，多个复合结构以及多个待测器件位于两个源极结构之间，且多个复合结构以及多个待测器件间隔设置并依次排列，复合结构包括漏极结构、设置于复合结构上侧的第一栅极结构以及设置于复合结构下侧的第二栅极结构，待测器件至少三个侧面被所述源极结构或所述栅极结构包围；故可以在所述栅极结构和所述源极结构之间加预设时长的预设电压，使各个待测器件底部的陷阱达到充电饱和的稳定状态，并在各个待测器件处于稳定状态时进行允收测试，从而提高了允收测试的测试结果的重现性与准确性。
附图说明
33.为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
34.图1为本技术一实施例提供的提高测试重现性的gan器件的结构的一种结构示意图；
35.图2为本技术一实施例提供的提高测试重现性的gan器件的结构的另一种结构示意图；
36.图3为图1所示的提高测试重现性的gan器件的结构沿aa’切面的剖视图；
37.图4为本技术实施例提供的提高测试重现性的gan器件的测试方法的电压-时间示意图。
具体实施方式
38.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
39.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
40.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
41.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
42.图1示出了本发明实施例提供的提高测试重现性的gan器件的结构的模块结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
43.提高测试重现性的gan器件的结构，包括均呈矩形的两个源极结构10、多个复合结构80以及多个待测器件90。
44.在水平面上，两个源极结构10分别位于测试结构的左右侧，多个复合结构80以及多个待测器件90位于两个源极结构10之间，且多个复合结构80以及多个待测器件90间隔设置并依次排列，复合结构80包括漏极结构20、设置于复合结构80上侧的第一栅极结构30以及设置于复合结构80下侧的第二栅极结构40，待测器件90至少三个侧面被源极结构10或栅极结构包围。
45.由于待测器件90至少三个侧面被源极结构10或栅极结构包围，当源极结构10和栅极结构之间加载预设电压时，可以保证待测器件90的外延层130的每一个陷阱可以被充电，从而在之后的允收测试的测试结果的重现性与准确性得到提高。
46.如图2所示，提高测试重现性的gan器件的结构还包括第三栅极结构50和第四栅极结构60。
47.第三栅极结构50在水平面上位于测试结构上侧；第四栅极结构60在水平面上位于测试结构下侧。
48.通过设置第三栅极结构50和第四栅极结构60，使得所有待测器件90的四个侧面均被被源极结构10或栅极结构包围，从而提高了对各个待测器件90底部的陷阱充电的均匀
性，进一步提高了允收测试的测试结果的重现性与准确性。
49.如图3所示，在纵切面上，源极结构10包括设置于gan晶圆上表面的第一金属区；漏极结构20包括设置于gan晶圆上表面的第二金属区；栅极结构包括绝缘区31和第三金属区32；其中，绝缘区31设置于gan晶圆上表面，第三金属区32设置于绝缘区31上表面。
50.其中，绝缘区31的材料可以为p型gan，金属区的材料可以为金或者钯。
51.上述的源极结构10、漏极结构20和栅极结构具有结构简单可靠的优点。
52.需要说明的是，如图3所示，gan晶圆包括衬底110、外延层130和势垒层140。
53.外延层130位于衬底110上表面；势垒层140位于外延层130上表面。
54.其中，外延层130的材料可以为n型gan，势垒层140的材料可以为algan。可以理解的是，衬底110和外延层130之间还可以设置缓冲层120。
55.绝缘区31和第三金属区32形成肖特基接触；从而在栅极结构和源极结构10之间加载预设电压即可克服肖特基势垒，以对外延层130内的陷阱充电。第二金属区与势垒层140形成欧姆接触；用于测量漏电流大小以对外延层130中充电的陷阱的数量作检测。第一金属区与势垒层140形成欧姆接触；用于接地当作参考电压。
56.作为示例而非限定，漏极结构20位于第一栅极结构30和第二栅极结构40之间。从而，在漏极结构20和两个源极结构10之间加测试电压时，提高了漏电流检测的准确性。
57.可以理解的是，测试结构可以位于gan晶圆的切割道中。
58.通过利用切割道放置测试结构，节省了更多晶圆面积，减小了生产成本。
59.与一种提高测试重现性的gan器件的结构实施例相对应，本发明还提供了一种提高测试重现性的gan器件的测试方法的一种实施例。
60.一种提高测试重现性的gan器件的测试方法，方法包括步骤401至步骤406。
61.在步骤401中，在栅极结构和源极结构之间加预设时长的预设电压。
62.通过步骤401，各个待测器件底部的陷阱达到充电饱和的稳定状态，保证晶圆上每个待测器件底下的外延层的陷阱状态相同以排除陷阱对电性能的影响，进一步保证每一个待测器件测试的可重现性。
63.在步骤402中，对多个待测器件进行允收测试，以获取第一测试结果；
64.通过步骤402，，在各个待测器件处于稳定状态时进行允收测试，从而提高了允收测试的测试结果的重现性与准确性。
65.在步骤403中，将第一测试结果作为半导体器件的测试结果；其中，半导体器件位于测试结构所在切割道旁。
66.通过步骤403，得到相应产品(半导体器件)的允收测试的测试结果。
67.与一种提高测试重现性的gan器件的结构实施例相对应，本发明还提供了一种提高测试重现性的gan器件的测试方法的另一种实施例。
68.一种提高测试重现性的gan器件的测试方法，方法包括步骤501至步骤506。
69.在步骤501中，在栅极结构和源极结构之间加预设时长的预设电压；
70.基于预设时长和预设电压为待测器件中的陷阱充电，由于在同样的充电条件下陷阱的充电状态固定，因此，通过在向栅极结构与源极结构之间持续施加预设时长的预设电压能够固定陷阱的充电状态。
71.其中，第二测量周期的周期个数可以根据实际需求设定，此处不作限定
72.在步骤502中，在漏极结构和两个源极结构之间加测试电压，以检测漏电流；
73.在步骤503中，根据漏电流获取缺陷参数；
74.在本技术实施例中，在陷阱的充电状态固定后，测量陷阱造成的待测器件的漏电流，从而得到待测器件的缺陷参数的值。
75.在步骤504中，对多个待测器件进行允收测试，以获取第一测试结果；
76.在步骤505中，根据缺陷参数对第一测试结果进行校正，以获取校正后的第一测试结果；
77.在步骤506中，将校正后的第一测试结果作为半导体器件的测试结果。
78.由于半导体器件的测试结果经过待测器件的缺陷参数校正，故提高了允收测试的测试结果的准确性。
79.具体实施中，提高测试重现性的gan器件的测试方法的时序图如图4所示。在t0至t1时刻，执行步骤501，在栅极结构和源极结构之间加预设时长的预设电压vgsq的电压，电子和空穴从栅极结构灌入外延层内的陷阱；在t1至t2时刻，预设电压vgs关闭，测试电压vds过渡到加载状态；在t2至t3时刻，为测试电压vds加载的稳态时间，此时可以检测漏极结构上的漏电流；在t3至t4时刻，预设电压vgs加载，测试电压vds关闭；t4时刻以后的时间可以对待测器件进行允收测试。
80.本发明实施例通过包括均呈矩形的两个源极结构、多个复合结构以及多个待测器件；在水平面上，两个源极结构分别位于测试结构的左右侧，多个复合结构以及多个待测器件位于两个源极结构之间，且多个复合结构以及多个待测器件间隔设置并依次排列，复合结构包括漏极结构、设置于复合结构上侧的第一栅极结构以及设置于复合结构下侧的第二栅极结构，待测器件至少三个侧面被所述源极结构或所述栅极结构包围；故可以在所述栅极结构和所述源极结构之间加预设时长的预设电压，使各个待测器件底部的陷阱达到充电饱和的稳定状态，并在各个待测器件处于稳定状态时进行允收测试，从而提高了允收测试的测试结果的重现性与准确性。
81.应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术实施例的实施过程构成任何限定。
82.以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。