一种电容的制作方法

1.本技术涉及通信技术领域，尤其涉及一种电容。


背景技术：

2.一般电子产品处于工作状态时，不产生周围其它电子产品不能承受的电磁干扰，又不被其它电子产品产生的电磁干扰到自身的工作状态，因此当多个电子产品处于同一环境下工作时，多个电子产品之间各自产生的电磁干扰需要达到电磁兼容(electromegnetic compatibility，emc)状态。
3.目前，伴随电源不断向小型化、高密化发展，电源中电磁干扰(electro magnetic interference，emi)滤波电路通常由电感和电容组成，以满足多个电子产品处于同一环境下工作时对emc的规格要求。但是，针对复杂的电路来说，在布局印刷线路板(printed circuit board，pcb)时，由于电路中电容器件数量较多，并且每个单独封装好的电容器件引脚之间需要保证安规距离，使得布局完成后电容占用pcb板面积较大导致pcb可制造性差，进而无法实现电源的高密化和小型化的要求。


技术实现要素：

4.有鉴于此，本技术提供一种电容，以便于在pcb板上布局电容器件实现电路的功能时，可以减少占用的pcb板面积。
5.第一方面，本技术提供一种电容，包括：多个芯包；其中，每个芯包具有两个用于连接引脚的喷金层；所述多个芯包中存在至少两个目标芯包，所述至少两个目标芯包中的任一个目标芯包的一个喷金层与另一个目标芯包的一个喷金层连接在同一引脚上。
6.现有技术的每个电容中只包括一个芯包，每个芯包具有两个用于连接引脚的喷金层，当电路中存在多个电容时，需要按照电路中电容的具体连接结构逐个布局电容在pcb板上的位置，但是这样布局方式使得电路布局完成后，电容器件占用pcb板面积较大。在本技术实施例中，通过在电容中设置多个芯包，且多个芯包中存在至少两个目标芯包，至少两个目标芯包中的任一个目标芯包的一个喷金层与另一个目标芯包的一个喷金层连接在同一引脚上，使得按照多个芯包的喷金层分别连接指定引脚的连接方式实现的电容功能等同于多个独立电容连接实现的功能，进而在pcb板上布局电容器件时，可以减少占用的pcb板面积。
7.一种可能的设计中，所述电容包含第一引脚和第二引脚；所述至少两个目标芯包中包含第一芯包和第二芯包；所述第一芯包的一个喷金层和所述第二芯包的一个喷金层连接在所述第一引脚上，所述第一芯包的另一个喷金层和所述第二芯包的另一个喷金层连接在所述第二引脚上。
8.相对于现有技术中的两个并联、独立的电容在pcb板上布局，且每个电容均具有一个芯包、两个引脚来说，本技术将电容设置为包含两个芯包，且将第一芯包的一个喷金层和第二芯包的一个喷金层连接在第一引脚上，将第一芯包的另一个喷金层和第二芯包的另一
个喷金层连接在第二引脚上之后，本技术实施例在pcb板上布局由两个芯包组成的电容时，只需要布局两个引脚，即第一引脚和第二引脚，减少了引脚数量的布局，进而减少电容占用的pcb板面积。
9.一种可能的设计中，所述电容包含第一引脚、第二引脚和第三引脚；所述至少两个目标芯包中包含第一芯包和第二芯包；所述第一芯包的一个喷金层和所述第二芯包的一个喷金层连接在所述第一引脚上，所述第一芯包的另一个喷金层连接在所述第三引脚上，所述第二芯包的另一个喷金层连接在所述第二引脚上。
10.同样的，相对于现有技术中的两个并联、独立的电容在pcb板上布局，且每个电容均具有一个芯包、两个引脚来说，本技术将电容设置为包含两个芯包，且将第一芯包的一个喷金层和第二芯包的一个喷金层连接在第一引脚上，将第一芯包的另一个喷金层连接在第三引脚上，将第二芯包的另一个喷金层连接在第二引脚上之后，本技术实施例在pcb板上布局由两个芯包组成的电容时，只需要布局三个引脚，即第一引脚、第二引脚和第三引脚，减少了引脚数量的布局，进而减少电容占用的pcb板面积。
11.一种可能的设计中，所述电容包含第一引脚、第二引脚、第三引脚和第四引脚；所述至少两个目标芯包中包含第一芯包、第二芯包和第三芯包；所述第一芯包的一个喷金层和所述第二芯包的一个喷金层连接在所述第一引脚上，所述第一芯包的另一个喷金层和所述第三芯包的一个喷金层连接在所述第二引脚上，所述第二芯包的另一个喷金层连接在所述第三引脚上，所述第三芯包的另一个喷金层连接在所述第四引脚上。
12.同样的，相对于现有技术中的三个独立的电容在pcb板上布局，且每个电容均具有一个芯包、两个引脚来说，本技术将电容设置为包含三个芯包，且将第一芯包的一个喷金层和第二芯包的一个喷金层连接在第一引脚上，第一芯包的另一个喷金层和第三芯包的一个喷金层连接在第二引脚上，第二芯包的另一个喷金层连接在第三引脚上，第三芯包的另一个喷金层连接在第四引脚上之后，本技术实施例在pcb板上布局由三个芯包组成的电容时，只需要布局四个引脚，即第一引脚、第二引脚、第三引脚和第四引脚，减少了引脚数量的布局，进而减少电容占用的pcb板面积。
13.一种可能的设计中，所述电容包含第一引脚、第二引脚和第三引脚；所述至少两个目标芯包中包含第一芯包、第二芯包和第三芯包；所述第一芯包的一个喷金层和所述第二芯包的一个喷金层连接在所述第一引脚上，所述第一芯包的另一个喷金层和所述第三芯包的一个喷金层连接在所述第二引脚上，所述第二芯包的另一个喷金层和所述第三芯包的另一个喷金层连接在所述第三引脚上。
14.同样的，相对于现有技术中的三个独立的电容在pcb板上布局，且每个电容均具有一个芯包、两个引脚来说，本技术将电容设置为包含三个芯包，且将第一芯包的一个喷金层和第二芯包的一个喷金层连接在第一引脚上，第一芯包的另一个喷金层和第三芯包的一个喷金层连接在第二引脚上，第二芯包的另一个喷金层和第三芯包的另一个喷金层连接在第三引脚上之后，本技术实施例在pcb板上布局由三个芯包组成的电容时，只需要布局三个引脚，即第一引脚、第二引脚和第三引脚，减少了引脚数量的布局，进而减少电容占用的pcb板面积。
15.一种可能的设计中，所述电容包含第一引脚、第二引脚、第三引脚和第四引脚；所述至少两个目标芯包中包含第一芯包、第二芯包和第三芯包；所述第一芯包的一个喷金层
和所述第二芯包的一个喷金层连接在所述第一引脚上，所述第二芯包的另一个喷金层和所述第三芯包的一个喷金层连接在所述第二引脚上，所述第三芯包的另一个喷金层连接在所述第三引脚上，所述第一芯包的另一个喷金层连接在所述第四引脚上。
16.同样的，相对于现有技术中的三个独立的电容在pcb板上布局，且每个电容均具有一个芯包、两个引脚来说，本技术将电容设置为包含三个芯包，且将第一芯包的一个喷金层和第二芯包的一个喷金层连接在第一引脚上，第二芯包的另一个喷金层和第三芯包的一个喷金层连接在第二引脚上，第三芯包的另一个喷金层连接在第三引脚上，第一芯包的另一个喷金层连接在第四引脚上之后，本技术实施例在pcb板上布局由三个芯包组成的电容时，只需要布局四个引脚，即第一引脚、第二引脚、第三引脚和第四引脚，减少了引脚数量的布局，进而减少电容占用的pcb板面积。
17.一种可能的设计中，所述电容包含第一引脚、第二引脚、第三引脚、第四引脚和第五引脚；所述多个芯包中包含第一芯包、第二芯包和第三芯包三个芯包；所述至少两个目标芯包为所述第一芯包和所述第二芯包；所述第一芯包的一个喷金层和所述第二芯包的一个喷金层连接在所述第一引脚上，所述第一芯包的另一个喷金层连接在所述第二引脚上，所述第二芯包的另一个喷金层连接在所述第三引脚上，所述第三芯包的一个喷金层连接在所述第四引脚上，所述第三芯包的另一个喷金层连接在所述第五引脚上。
18.同样的，相对于现有技术中的三个独立的电容在pcb板上布局，且每个电容均具有一个芯包、两个引脚来说，本技术将电容设置为包含三个芯包，且将第一芯包的一个喷金层和第二芯包的一个喷金层连接在第一引脚上，第一芯包的另一个喷金层连接在第二引脚上，第二芯包的另一个喷金层连接在第三引脚上，第三芯包的一个喷金层连接在第四引脚上，第三芯包的另一个喷金层连接在第五引脚上之后，本技术实施例在pcb板上布局由三个芯包组成的电容时，只需要布局五个引脚，即第一引脚、第二引脚、第三引脚、第四引脚和第五引脚，减少了引脚数量的布局，进而减少电容占用的pcb板面积。
19.一种可能的设计中，所述第一引脚和所述第二引脚之间的距离至少为安规距离。本技术通过设置第一引脚和第二引脚之间的距离为安规距离，以保证包含多个芯包的电容在失效后，不会导致电击的现象。
20.一种可能的设计中，所述多个芯包内置于外壳中，且所述多个芯包与所述外壳之间的空隙为灌封胶填充。通过对芯包与外壳之间进行灌封胶填充，使得电容器件可以实现防潮、防尘、防腐蚀、防震等功能。
21.一种可能的设计中，所述多个芯包采用互相串联方式连接，或者互相并联方式连接，或者第一指定数量的芯包互相串联方式连接后继续与第二指定数量的芯包互相并联方式连接，所述第一指定数量和所述第二指定数量之和为所述多个芯包的芯包总数量。通过按照指定电路中电容的具体连接方式确定电容中多个芯包之间的连接方式，以便于在pcb板上布局电路时，可以减少电容占用的pcb板面积。
附图说明
22.图1为本技术实施例提供的一级emi滤波电路的示意图；
23.图2为现有技术中电容的内部结构示意图；
24.图3为现有技术中多个电容在pcb板上布局的示意图；
25.图4为本技术实施例提供的一种电容的内部结构示意图；
26.图5为现有技术中电容c1、c2、c3在pcb板上布局的示意图；
27.图6为本技术实施例提供的电容在pcb板上布局的示意图；
28.图7为本技术实施例提供的一种电容的内部结构示意图；
29.图8为本技术实施例提供的一种电容的内部结构示意图；
30.图9为本技术实施例提供的一种电容的内部结构示意图；
31.图10为本技术实施例提供的一种电容的内部结构示意图；
32.图11为本技术实施例提供的一种电容的内部结构示意图；
33.图12为本技术实施例提供的一种谐振电容的示意图。
具体实施方式
34.一般电子产品处于工作状态时，不产生周围其它电子产品不能承受的电磁干扰，又不被其它电子产品产生的电磁干扰到自身的工作状态，因此当多个电子产品处于同一环境下工作时，多个电子产品之间各自产生的电磁干扰需要达到emc状态。
35.目前，伴随电源不断向小型化、高密化发展，电源中emi滤波电路通常由电感和电容组成，以满足多个电子产品处于同一环境下工作时对emc的规格要求。但是，针对复杂的电路来说，在布局pcb时，由于电路中电容器件数量较多，并且每个单独封装好的电容器件引脚之间需要保证安规距离，使得布局完成后电容占用pcb板面积较大导致pcb可制造性差，进而无法实现电源的高密化和小型化的要求。
36.emi滤波电路可以分为一级emi滤波电路和二级emi滤波电路，其中不同的emi滤波电路需要满足的emc的规格要求也不相同。以一级emi滤波电路为例进行说明，如图1所示，一级emi滤波电路中包含四颗共模电容c1、c2、c4、c5，两颗差模电容c3、c6，以及一颗共模电感l。其中，共模电容c1、c2、c4、c5可以滤除一级emi滤波电路中的共模干扰，差模电容c3、c6可以滤除一级emi滤波电路中的差模干扰，共模电感l可以滤除一级emi滤波电路中的共模干扰和差模干扰。
37.图2示出了现有技术中电容的内部结构示意图，每个电容均包括一个芯包，芯包具有两个用于连接引脚的喷金层，芯包内置于外壳中，芯包与外壳之间的空隙采用灌封胶填充。在pcb板上布局图1中的一级emi滤波电路时，如图3所示，位置1、位置2、位置4、位置5分别为一级emi滤波电路中四颗共模电容c1、c2、c4、c5对应的pcb板上的位置，位置3、位置6分别为一级emi滤波电路中两颗差模电容c3、c6对应的pcb板上的位置，位置7为一级emi滤波电路中一颗共模电感l对应的pcb板上的位置。
38.但是，由图3可知，pcb板上需要按照一级emi滤波电路中电容器件连接方式布局6颗图2中的电容，因此需要布局的电容数量较多。并且，在pcb板上布局电容器件时，电容器件之间需要利用点胶进行处理，以防止pcb板出现震动时电容器件出现掉件的现象，因此在pcb板上布局较多数量的电容时，需要进行多次点胶处理，降低了pcb板布局的效率，也增加了成本。又由于每个电容器件的引脚之间的距离至少为安规距离，容易导致一级emi滤波电路中的共模电容c1、c2之间接地的距离以及c4、c5之间接地的距离较远，使得pcb板上的线路复杂，进而占用较多的pcb板面积。
39.有鉴于此，本技术实施例提供一种电容。为了使本技术的目的、技术方案和优点更
加清楚，下面将结合附图对本技术作进一步地详细描述。
40.需要说明的是，在本技术的描述中“至少两个”是指两个或多个，其中，多个是指两个以上。鉴于此，本技术实施例中也可以将“多个”理解为“至少三个”。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，字符“/”，如无特殊说明，一般表示前后关联对象是一种“或”的关系。另外，需要理解的是，在本技术的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。
41.本技术一实施例提供了一种电容，包括：多个芯包，每个芯包具有两个用于连接引脚的喷金层，多个芯包中存在至少两个目标芯包，至少两个目标芯包中的任一个目标芯包的一个喷金层与另一个目标芯包的一个喷金层连接在同一引脚上，进而在pcb板上布局电容时，可以减少电容占用的pcb板面积。
42.如图4所示，假设电容包含第一引脚、第二引脚、第三引脚和第四引脚，芯包数量为三个，且第一芯包为芯包c1，第二芯包为芯包c2，第三芯包为芯包c3时，针对芯包c1、芯包c2、芯包c3均为目标芯包的情况，芯包c1的一个喷金层和芯包c2的一个喷金层连接在第一引脚上，芯包c1的另一个喷金层和芯包c3的一个喷金层连接在第二引脚上，芯包c2的另一个喷金层连接在第三引脚上，芯包c3的另一个喷金层连接在第四引脚上。三个芯包均内置于外壳中，每个芯包与外壳之间的空隙采用灌封胶填充。第一引脚和第三引脚之间的距离、第二引脚和第四引脚之间的距离、第一引脚和第二引脚之间的距离都至少为安规距离。
43.图5示出了现有技术中电容c1、c2、c3在pcb板上布局的示意图，图6示出了本技术由三个芯包组成的电容在pcb板上布局的示意图。其中，图6中的芯包c1可以等同于电容c3中的芯包，芯包c2可以等同于电容c1中的芯包，芯包c3可以等同于电容c2中的芯包。
44.图5中的a点和b点分别为电容c1的两个引脚在pcb板上的位置，图5中的c点和d点分别为电容c2的两个引脚在pcb板上的位置，图5中的e点和f点分别为电容c3的两个引脚在pcb板上的位置，例如电容c1、c2、c3在pcb板上的面积＝26.5*10mm2+10.5*6*2mm2＝391mm2。图6中的m点、n点、p点、q点分别为三个芯包组成的电容的第一引脚、第三引脚、第四引脚和第二引脚在pcb板上的位置，例如电容在pcb板上的面积＝26.5*10mm2＝265mm2。因此相对于现有技术电容c1、c2、c3在pcb板上的布局，本技术中的电容在pcb板上的布局面积减少了(391mm
2-265mm2)/391mm2＝32.2％。
45.如图7所示，本技术的一实施例中，假设电容包含第一引脚、第二引脚、第三引脚，芯包数量为三个，且第一芯包为芯包c1，第二芯包为芯包c2，第三芯包为芯包c3时，针对芯包c1、芯包c2、芯包c3均为目标芯包的情况，芯包c1的一个喷金层和芯包c2的一个喷金层连接在第一引脚上，芯包c1的另一个喷金层和芯包c3的一个喷金层连接在第二引脚上，芯包c2的另一个喷金层和芯包c3的另一个喷金层连接在第三引脚上。三个芯包均内置于外壳中，每个芯包与外壳之间的空隙采用灌封胶填充。第一引脚和第三引脚之间的距离、第二引脚和第三引脚之间的距离、第一引脚和第二引脚之间的距离都至少为安规距离。
46.如图8所示，本技术的一实施例中，假设电容包含第一引脚、第二引脚、第三引脚和第四引脚，芯包数量为三个，且第一芯包为芯包c1，第二芯包为芯包c2，第三芯包为芯包c3时，针对芯包c1、芯包c2、芯包c3均为目标芯包的情况，芯包c1的一个喷金层和芯包c2的一个喷金层连接在第一引脚上，芯包c2的另一个喷金层和芯包c3的一个喷金层连接在第二引
脚上，芯包c3的另一个喷金层连接在第三引脚上，芯包c1的另一个喷金层连接在第四引脚上。三个芯包均内置于外壳中，每个芯包与外壳之间的空隙采用灌封胶填充。第一引脚和第四引脚之间的距离、第二引脚和第三引脚之间的距离、第一引脚和第二引脚之间的距离都至少为安规距离。
47.如图9所示，本技术的一实施例中，假设电容包含第一引脚、第二引脚、第三引脚、第四引脚和第五引脚，芯包数量为三个，且第一芯包为芯包c1，第二芯包为芯包c2，第三芯包为芯包c3时，针对芯包c1、芯包c2为目标芯包的情况，芯包c1的一个喷金层和芯包c2的一个喷金层连接在第一引脚上，芯包c1的另一个喷金层连接在第二引脚上，芯包c2的另一个喷金层连接在第三引脚上，芯包c3的一个喷金层连接在第四引脚上，芯包c3的另一个喷金层连接在第五引脚上。三个芯包均内置于外壳中，每个芯包与外壳之间的空隙采用灌封胶填充。第一引脚和第三引脚之间的距离、第四引脚和第五引脚之间的距离、第一引脚和第二引脚之间的距离都至少为安规距离。
48.如图10所示，本技术的一实施例中，假设电容包含第一引脚、第二引脚，芯包数量为两个，且第一芯包为芯包c1，第二芯包为芯包c2时，针对芯包c1、芯包c2均为目标芯包的情况，芯包c1的一个喷金层和芯包c2的一个喷金层连接在第一引脚上，芯包c1的另一个喷金层和芯包c2的另一个喷金层连接在第二引脚上。两个芯包均内置于外壳中，每个芯包与外壳之间的空隙采用灌封胶填充。第一引脚和第二引脚之间的距离至少为安规距离。
49.如图11所示，本技术的一实施例中，假设电容包含第一引脚、第二引脚、第三引脚，芯包数量为两个，且第一芯包为芯包c1，第二芯包为芯包c2时，针对芯包c1、芯包c2均为目标芯包的情况，芯包c1的一个喷金层和芯包c2的一个喷金层连接在第一引脚上，芯包c1的另一个喷金层连接在第三引脚上，芯包c2的另一个喷金层连接在第二引脚上。两个芯包均内置于外壳中，每个芯包与外壳之间的空隙采用灌封胶填充。第一引脚和第二引脚之间的距离、第一引脚和第三引脚之间的距离都至少为安规距离。
50.上述仅是举例说明芯包数量为两个和芯包数量为三个时，不同电容的内部组成情况以及电容的不同引脚数量。本技术并不限定电容中芯包的具体数量，可根据实际应用情况进行调整。
51.因此，本技术还可以减少在pcb板上布局的电容器件数量，以及减少电容器件之间点胶处理的次数，节约了成本。同时，利用本技术的电容在pcb板上布局，还可以更好的布局电容所在的电路中每个器件的位置，针对电路为滤波电路的情况，还可以增强滤波电路的滤波效果。
52.可选的，本技术的一实施例中，多个芯包采用互相串联方式连接，或者互相并联方式连接，或者第一指定数量的芯包串联方式连接后继续与第二指定数量的芯包互相并联方式连接，第一指定数量和第二指定数量之和为多个芯包的芯包总数量。
53.示例性的，结合图1和图4进行说明，将图1中共模电容c1中的芯包等同于图4中的芯包c2，将图1中共模电容c2中的芯包等同于图4中的芯包c3，将图1中差模电容c3中的芯包等同于图4中的芯包c1，也即将图1中的共模电容c1、c2和差模电容c3集成为图4中的一个电容，因此第二芯包和第三芯包串联后，再与第一芯包并联，故图4中的电容可实现的功能为emc滤波电路中共模电容c1、c2和差模电容c3共同实现的功能。
54.或者，结合图11和图12进行说明，将图12中的电容c1中的芯包等同于图11中的芯
包c1，将图12中的电容c2中的芯包等同于图11中的芯包c2，也即将图12中的电容c1、c2集成为图11中的一个电容，因此第一芯包和第二芯包为串联方式连接，故图11中的电容可实现的功能为谐振电容c1、c2共同实现的功能。另外，本技术仅是利用图12中的谐振电容c1、c2进行举例说明，图12中除谐振电容c1、c2之外的器件在此不做具体限定的描述。
55.显然，本领域的技术人员可以对本技术进行各种改动和变型而不脱离本技术的精神和范围。这样，倘若本技术的这些修改和变型属于本技术权利要求及其等同技术的范围之内，则本技术也意图包含这些改动和变型在内。