集成电路芯片的制作方法

1.本实用新型实施例涉及半导体技术，且特别涉及集成电路芯片。


背景技术：

2.集成电路(integrated circuit，ic)产业已经历了快速成长。在集成电路材料和设计上的技术进步产生了数代集成电路，每一代都比前一代具有更小且更复杂的电路。在集成电路的发展史中，功能密度(即每一芯片区互连的装置数目)增加，同时几何尺寸(即制造过程中所产生的最小的组件或线路)缩小。此元件尺寸微缩化的工艺提供增加生产效率与降低相关费用的益处。此元件尺寸微缩化也增加了加工和制造集成电路的复杂性。
3.举例来说，集成电路(ic)技术朝向较小的技术节点进步，已引进多栅极金属氧化物半导体场效晶体管(multi-gate metal-oxide-semiconductor field effect transistor，multi-gate mosfet或多栅极装置)通过增加栅极通道耦合、降低关态电流及减少短通道效应(short-channel effects，sces)来改善栅极控制。多栅极装置一般代表具有栅极结构或栅极结构的一部分设置于通道区多于一面上方的装置。鳍式场效晶体管(fin-like field effect transistors，finfets)和多桥接通道(multi-bridge-channel，mbc)晶体管为多栅极装置的范例，多栅极装置已成为高效能和低漏电应用的流行及有希望的候选装置。鳍式场效晶体管具有通过栅极环绕多于一面(例如栅极环绕从基底延伸的半导体材料的“鳍”的顶部和侧壁)的抬升的通道。多桥接通道晶体管具有可延伸以部分或完全环绕通道区的栅极结构，以在两面或多于两面上提供到通道区的路径。由于多桥接通道晶体管的栅极结构围绕通道区，多桥接通道晶体管也可被称为环绕式栅极晶体管(surrounding gate transistor，sgt)或全绕式栅极(gate-all-around，gaa)晶体管。
4.由于微缩化的缘故，鳍式场效晶体管或多桥接通道晶体管的结构可能会因为单期间的雾气侵入或应力而受到损坏。已实现密封结构来保护半导体装置。虽然现有的密封结构一般对于其预期目的为足够的，但是这些密封结构并非在所有方面都令人满意。


技术实现要素：

5.在一些本实用新型实施例中，提供集成电路芯片，集成电路芯片包含装置区；环状区，围绕装置区，其中环状区包含：第一主动区，沿第一方向延伸；第一源极/漏极接点，部分设置于第一主动区上方，并沿第一方向延伸；及多个第一栅极结构，完全设置于第一主动区上方，且各沿第一方向纵向延伸；以及角落区，位于装置区的外侧角落与环状区的内侧角落之间，其中角落区包含：第二主动区，沿第二方向延伸，第二方向与第一方向形成锐角；第二源极/漏极接点，部分设置于第二主动区上方，并沿第二方向延伸；及多个第二栅极结构，完全设置于第二主动区上方，且各沿第一方向延伸。
6.在一些本实用新型实施例中，提供集成电路芯片，集成电路芯片包含装置区；以及环状区，围绕装置区，其中环状区包含：第一主动区，沿第一方向延伸；第一源极/漏极接点，部分设置于第一主动区上方，并沿第一方向延伸；及多个第一栅极结构，完全设置于第一主
动区上方，且各沿第一方向纵向延伸，其中第一主动区包含交错的第一多个通道层及第一多个牺牲层。
7.在另外一些本实用新型实施例中，提供集成电路芯片，集成电路芯片包含装置区；环状区，围绕装置区，其中环状区包含：多个第一主动区，围绕环状区连续延伸；多个第二主动区，沿第一方向延伸；及多个第一栅极结构，完全设置于多个第二主动区的每一者上方，且各沿第一方向纵向延伸；以及角落区，位于装置区的外侧角落与环状区的内侧角落之间，其中角落区包含：多个第三主动区，沿第二方向延伸，第二方向与第一方向形成锐角；及多个第二栅极结构，完全设置于多个第三主动区的每一者上方，且各沿第一方向延伸。
8.在一实施例中，排列该多个第一栅极结构为形成至少一行的第一栅极结构，其中该至少一行的第一栅极结构中的该多个第一栅极结构沿该第一方向以一间隙彼此间隔开。
9.在一实施例中，该多个第二栅极结构沿该第二方向排列，其中该多个第二栅极结构彼此间隔开。
10.在一实施例中，该多个第一栅极结构各包括沿该第一方向的一长度，其中该多个第二栅极结构各包括沿该第一方向的该长度。
11.在一实施例中，该多个第一栅极结构各包括沿垂直于该第一方向的一第三方向的一宽度，其中该多个第二栅极结构各包括沿该第三方向的该宽度。
12.在一实施例中，还包括：
13.一角落区，位于该装置区的一外侧角落与该环状区的一内侧角落之间，其中该角落区包括：
14.一第二主动区，沿一第二方向延伸，该第二方向与该第一方向形成一锐角；
15.一第二源极/漏极接点，部分设置于该第二主动区上方，并沿该第二方向延伸；及
16.多个第二栅极结构，设置于该第二主动区上方，且各沿该第一方向延伸。
17.在一实施例中，该环状区还包括：
18.多个第三栅极结构，完全设置于该多个第一主动区的每一者上方。
19.在一实施例中，该多个第三栅极结构彼此间隔开，且排列为围绕该装置区。
附图说明
20.根据以下的详细说明并配合说明书附图可以更加理解本实用新型实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件(feature)并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
21.图1显示依据本实用新型实施例一个或多个方面，集成电路(ic)芯片的俯视图。
22.图2显示依据本实用新型实施例一个或多个方面，图1的集成电路芯片的装置区中的半导体结构的剖面示意图。
23.图3显示依据本实用新型实施例一个或多个方面，图1的集成电路芯片的第一区1000的放大局部俯视图。
24.图4显示依据本实用新型实施例一个或多个方面，图1的集成电路芯片的第一区1000的放大局部俯视图。
25.图5显示依据本实用新型实施例一个或多个方面，图1的集成电路芯片的第二区2000的放大局部俯视图。
26.图6显示依据本实用新型实施例一个或多个方面，沿图5的线i-i’的局部剖面示意图。
27.图7显示依据本实用新型实施例一个或多个方面，图1的集成电路芯片的第二区2000的放大局部俯视图。
28.图8显示依据本实用新型实施例一个或多个方面，沿图7的线ii-ii’的局部剖面示意图。
29.【附图标记列表】
30.100：基底
31.101：第一主动区
32.101c：通道区
33.101sd：源极/漏极区
34.102：装置区
35.104：重叠区
36.106：内侧角落区
37.106-1：第一内侧角落区
38.106-2：第二内侧角落区
39.106-3：第三内侧角落区
40.106-4：第四内侧角落区
41.108：环状区
42.110：外侧角落区
43.110-1：第一外侧角落区
44.110-2：第二外侧角落区
45.110-3：第三外侧角落区
46.110-4：第四外侧角落区
47.124：通道元件
48.126：栅极结构
49.128：源极/漏极接点
50.130：源极/漏极部件
51.132：硅化物层
52.134：接触蚀刻停止层
53.136：层间介电层
54.140：内部间隙壁部件
55.150：多桥接通道晶体管
56.204-1：第一主动区
57.204-2：第二主动区
58.206-1：第一栅极结构
59.206-1’：替代性第一栅极结构
60.206-2：第二栅极结构
61.206-3：第三栅极结构
62.206-4：第四栅极结构
63.208-1：第一源极/漏极接点
64.208-2：第二源极/漏极接点
65.218：源极/漏极部件
66.300：堆叠物
67.1000：第一区
68.2000：第二区
69.θ：锐角
70.l：长度
71.g：间隙
72.w1：第一宽度
73.w2：第二宽度
74.w3：第三宽度
75.w4：第四宽度
76.s1：第一间隔
77.s2：第二间隔
78.s3：第三间隔
79.s4：第四间隔
80.m1：第一边距
81.m2：第二边距
82.m3：第三边距
83.m4：第四边距
84.wd：接点宽度
85.wg：栅极宽度
具体实施方式
86.要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本实用新型。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
87.再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所示出的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
88.再者，当用“大约”、“近似”及类似术语描述数字或数字范围时，此术语目的在涵盖在所描述的数字的合理范围，合理范围为考虑本领域具通常知识者可理解在制造过程期间产生的固有变化。举例来说，数字或数字范围涵盖包含所描述数字的合理范围(例如所描述的数字的+/-10％之内)，基于与制造具有与数字相关联的特征的部件相关联的已知制造公差。举例来说，具有厚度“约5nm”的材料层可涵盖尺寸范围从4.25nm至5.75nm，其中本领域具通常知识者已知与沉积材料层相关联的制造公差为+/-15％。再者，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。为了避免疑问，本实用新型实施例的附图中的x、y及z方向彼此垂直。在本实用新型实施例中，除非另有说明，否则相似的参考符号标注相似部件。
89.密封结构用于防止集成电路(ic)芯片中的半导体装置由于集成电路芯片的单切期间的雾气侵入或应力而受到损坏。随着工业朝更小的装置节点进展，多栅极装置(例如鳍式场效晶体管和多桥接通道晶体管)应运而生。虽然鳍式场效晶体管和多桥接通道晶体管具有改善的栅极控制及减少的短通道效应，但是鳍式场效晶体管和多桥接通道晶体管不能免受水和应力的损害。实际上，由于鳍式场效晶体管和多桥接通道晶体管精细的尺寸和结构，因此如果没有适当的密封结构，鳍式场效晶体管和多桥接通道晶体管及其互连结构可能更容易损坏。密封结构及密封结构保护的半导体结构一般使用相同的工艺形成。举例来说，对于多栅极装置，可以采用栅极后制或取代栅极工艺来形成装置区及密封环中的结构。在栅极后制工艺中，形成虚设栅极堆叠物作为占位物，以经历各种工艺，且在后续以功能性栅极结构取代。在一些现有技术中，由于密封环区中的虚设栅极堆叠物覆盖下方主动区的大部分区域，因此虚设栅极堆叠物的移除可导致主动区的显著耗损。虽然密封环区中的主动区可能不提供任何电性功能，但是主动区的显著耗损可能导致密封环结构中的异常，进而削弱密封环结构。
90.本文提供集成电路芯片的实施例，集成电路芯片包含密封结构。依据本实用新型实施例，集成电路芯片包含装置区、围绕装置区的环状区以及设置于装置区的外侧角落与环状区的内侧角落之间的内侧角落区。环状区包含沿第一方向延伸的第一主动区以及完全设置于第一主动区上方的多个第一栅极结构。多个第一栅极结构彼此间隔开，且沿第一方向对齐。内侧角落区包含沿第二方向延伸的第二主动区，第二方向与第一方向形成锐角。内侧角落区还包含完全设置于第二主动区上方的多个第二栅极结构。多个第二栅极结构彼此间隔开，且沿第二方向排列。由于多个第一栅极结构和第二栅极结构没有覆盖各个主动区的大面积连续区域，因此这些栅极结构的形成不太可能导致主动区的显著耗损或密封环结构中的异常。
91.请参照图1，图1包含基底100的俯视图。基底100包含装置区102、连续围绕装置区102的环状区108、设置于装置区102的外侧角落与环状区108的内侧角落之间的四个内侧角落区106、围绕环状区108的外侧角落的四个外侧角落区110。内侧角落区106包含第一内侧角落区106-1、第二内侧角落区106-2、第三内侧角落区106-3及第四内侧角落区106-4。为了方便参考，第一内侧角落区106-1、第二内侧角落区106-2、第三内侧角落区106-3及第四内侧角落区106-4可被统称或分别称为内侧角落区106。外侧角落区110包含第一外侧角落区110-1、第二外侧角落区110-2、第三外侧角落区110-3及第四外侧角落区110-4。为了方便参
考，第一外侧角落区110-1、第二外侧角落区110-2、第三外侧角落区110-3及第四外侧角落区110-4可被统称或分别称为外侧角落区110。在图1呈现的一些实施例中，每个内侧角落区106包含可部分延伸至环状区108中的重叠区104。
92.当从顶部沿z方向看，基底100、装置区102及环状区108可为大致矩形。每个内侧角落区106类似于等腰直角三角形，其中直角角落被剪掉。每个外侧角落区110具有直角等腰三角形的形状。换句话说，如图1所示，每个内侧角落区106或每个外侧角落区110的斜边与x方向或y方向形成锐角θ。锐角θ可在约40
°
与约50
°
之间。在所示的实施例中，锐角θ为45
°
。在图1中，装置区102包含四个截角，截角包含平行于相邻内侧角落区106的斜边的边缘。虽然环状区108大致上为矩形，但是设置于内侧角落区106与装置区102之间并与内侧角落区106及装置区102接合。也就是说，环状区108包含对应至四个外侧角落区110的截外角以及对应至四个内侧角落区106的突出内角。如图1所示，环状区108一般连续延伸围绕装置区102。在所示的实施例中，环状区108的一部分被内侧角落区106的重叠区104中断。实验显示这种重叠排列提供了对装置区102更好的保护。以下将提供重叠区104的更多细节。
93.在一些实施例中，基底100可为块状硅(si)基底。替代地，基底100包含元素半导体(例如锗(ge))、化合物半导体(例如碳化硅(sic)、砷化镓(gaas)、磷化镓(gap)、磷化铟(inp)、砷化铟(inas)及/或锑化铟(insb))、合金半导体(例如硅锗(sige)、磷化镓砷(gaasp)、砷化铝铟(alinas)、砷化铝镓(algaas)、砷化镓铟(gainas)、磷化镓铟(gainp)及/或磷化镓铟砷(gainasp))或前述的组合。在一些实施例中，基底100包含一个或多个第iii-v族材料、一个或多个第ii-vi族材料或前述的组合。在一些范例中，基底100为绝缘层上覆半导体基底，例如绝缘层上覆硅(silicon-on-insulator，soi)基底、绝缘层上覆硅锗(silicon germanium-on-insulator，sgoi)基底或绝缘层上覆锗(germanium-on-insulator，geoi)基底。在一些范例中，基底100可为钻石基底或蓝宝石基底。
94.基底100的不同区域可包含各种半导体结构(例如主动区)，栅极结构设置于主动区的通道区上方，源极/漏极部件设置于主动区的源极/漏极区上方，源极/漏极接点设置于源极/漏极部件上方，且栅极接触导通孔设置于栅极结构上方。主动区可包含硅(si)、锗(ge)、硅锗(sige)。在一些实施例中，主动区可包含交错的多个第一半导体层及多个第二半导体层。第一半导体层可为硅(si)层，且第二半导体层可为硅锗(sige)层。在装置区102中，当选择性移除硅锗层时，硅层可成为被释放的通道层或通道元件。在此意义上，硅层可被称为通道层，且硅锗层可被称为牺牲层。在环状区108或内侧角落区106中，因为当移除虚设栅极堆叠物时未暴露硅锗层，因此可不选择性移除硅锗层。为此，当主动区包含交错的硅层及硅锗层的堆叠物时，环状区108中的最终结构可包含仍具有硅锗层的主动区。
95.栅极结构包含栅极介电层及栅极介电层上方的栅极电极层。栅极介电层包含界面层及高介电常数栅极介电层。本文使用及描述的高介电常数介电材料包含具有高介电常数的介电材料，例如大于热氧化硅的介电常数(～3.9)。界面层可包含介电材料，例如氧化硅、硅酸铪或氮氧化硅。界面层可通过化学氧化、热氧化、原子层沉积(atomic layer deposition，ald)、化学气相沉积(chemical vapor deposition，cvd)及/或其他合适方法来形成。高介电常数栅极介电层可包含氧化铪。替代地，高介电常数栅极介电层可包含其他高介电常数介电材料，例如氧化钛(tio2)、氧化铪锆(hfzro)、氧化钽(ta2o5)、氧化铪硅(hfsio4)、氧化锆(zro2)、氧化锆硅(zrsio2)、氧化镧(la2o3)、氧化铝(al2o3)、氧化锆(zro)、
氧化钇(y2o3)、srtio3(sto)、batio3(bto)、bazro、氧化铪镧(hflao)、氧化镧硅(lasio)、氧化铝硅(alsio)、氧化铪钽(hftao)、氧化铪钛(hftio)、(ba,sr)tio3(bst)、氮化硅(sin)、氮氧化硅(sion)、前述的组合或其他合适的材料。高介电常数栅极介电层可通过原子层沉积、物理气相沉积(physical vapor deposition，pvd)、化学气相沉积、氧化及/或其他合适方法形成。
96.栅极电极层可包含单一层或多层结构，例如有着选择的功函数以增强装置效能的金属层(功函数金属层)、氧阻挡层、盖层、衬垫层、润湿层、粘着层、金属合金或金属硅化物的各种组合。举例来说，栅极电极层可包含氮化钛(tin)、钛铝(tial)、氮化钛铝(tialn)、氮化钽(tan)、钽铝(taal)、氮化钽铝(taaln)、碳化钽铝(taalc)、氮碳化钽(tacn)、铝(al)、钨(w)、钼(mo)、镍(ni)、钛(ti)、钌(ru)、钴(co)、铂(pt)、碳化钽(tac)、氮化钽硅(tasin)、铜(cu)、其他耐火金属、其他合适的金属材料或前述的组合。在各种实施例中，栅极电极层可通过使用原子层沉积、物理气相沉积、化学气相沉积、电子束蒸镀或其他合适的工艺形成。
97.源极/漏极部件可包含掺杂n型掺杂物(例如磷(p)或砷(as))的硅(si)、掺杂p型掺杂物(例如硼(b)或二氟化硼(bf2))的硅锗(sige)。源极/漏极接点可包含阻障层、硅化物层及设置于硅化物层上方的金属填充层。阻障层可包含氮化钛或氮化钽，且用以防止金属填充层的电迁移。硅化物层可包含硅化钛、硅化钽、硅化钴、硅化镍或硅化钨。硅化物层设置于金属填充层与源极/漏极部件之间的界面处，以降低接触电阻。金属填充层可包含钌(ru)、铜(cu)、镍(ni)、钴(co)或钨(w)。
98.装置区102可包含逻辑装置、存储器装置及输入/输出(input/output，i/o)装置。逻辑装置可包含例如反相器、and栅极、or栅极、nand栅极、nor栅极、xnor栅极、xor栅极及not栅极。存储器装置可包含静态随机存取存储器(static random access memory，sram)装置。逻辑装置、存储器装置或输入/输出装置可包含多个多栅极晶体管，例如鳍式场效晶体管或多桥接通道晶体管。图2显示可在装置区102发现的多桥接通道晶体管150的局部剖面示意图。多桥接通道晶体管150包含设置于装置区102中的第一主动区101。第一主动区101包含设置于两个源极/漏极区101sd之间的通道区101c。第一主动区101包含沿x方向延伸的通道元件124的垂直堆叠物。通道元件124在两个源极/漏极部件130之间延伸，每个源极/漏极部件130设置于源极/漏极区101sd上方。如上所述，源极/漏极部件130可包含掺杂n型掺杂物的硅(si)或掺杂p型掺杂物的硅锗(sige)。由于通道元件124的纳米级尺寸的缘故，通道元件124可被称为纳米结构。在一些范例中，当通道元件124的宽度大于通道元件124的厚度时，通道元件124可被称为纳米片。在一些其他范例中，当通道元件124的宽度大致相似于通道元件124的厚度时，通道元件124可被称为纳米线。栅极结构126设置于通道区101c上方，以环绕每个通道元件124。如图2所示，栅极结构126通过内部间隙壁部件140与源极/漏极部件130间隔开。在通道区101c上方的通道元件124通过内部间隙壁部件140彼此垂直隔开。
99.接触蚀刻停止层(contact etch stop layer，cesl)134设置于源极/漏极部件130上方，且层间介电(interlayer dielectric，ild)层136设置于接触蚀刻停止层134上方。源极/漏极接点128延伸通过接触蚀刻停止层134及层间介电层136，以接触源极/漏极部件130。在一些范例中，接触蚀刻停止层134包含氮化硅、氮氧化硅及/或本领域已知的其他材料。层间介电层136可包含材料例如四乙氧基硅烷(tetraethylorthosilicate，teos)氧化
物、未掺杂硅酸盐玻璃或掺杂氧化硅，例如硼磷硅酸盐玻璃(borophosphosilicate glass，bpsg)、熔融石英玻璃(fused silica glass，fsg)、磷硅酸盐玻璃(phosphosilicate glass，psg)、硼掺杂硅玻璃(boron doped silicon glass，bsg)及/或其他合适的介电材料。源极/漏极接点128延伸通过层间介电层136及接触蚀刻停止层134，以通过硅化物层132的方式电性耦接至源极/漏极部件130。如图2所示，源极/漏极接点128具有沿x方向的接点宽度wd，且栅极结构126具有沿x方向的栅极宽度wg。在一些范例中，接点宽度wd在约10nm与约20nm之间，且栅极宽度wg在约10nm与约20nm之间。内部间隙壁部件140可包含氮化硅、氮氧化硅、氮碳化硅或氮碳氧化硅。
100.将结合图3-8描述环状区108及内侧角落区106中的结构的更多细节。图3显示依据本实用新型一些实施例，图1的第一区1000的放大俯视图。图4显示依据本实用新型一些其他实施例，图1的第一区1000的放大俯视图。图5显示依据本实用新型一些其他实施例，图1的第二区2000的放大俯视图。图6显示依据本实用新型一些其他实施例，沿图5的线i-i’的局部剖面示意图。图7显示依据本实用新型一些其他实施例，图1的第二区2000的放大俯视图。图8包含依据本实用新型一些其他实施例，沿图7的线ii-ii’的局部剖面示意图。
101.请参照图3，第一区1000包含第四内侧角落区106-4的一部分及环状区108的一部分。如图3所示，环状区108包含具有第一宽度w1且以第一间隔s1彼此间隔开的第一主动区204-1。由于环状区108连续延伸围绕装置区102，因此第一主动区204-1的至少一些也连续延伸且完全围绕装置区102。应注意的是，图3中的第一主动区204-1不连续延伸围绕装置区102，且被第四内侧角落区106-4的重叠区104中断或截断。在一些实施例中，第一宽度w1可在约250nm与约350nm之间，且第一间隔s1可在约75nm与约125nm之间。第一主动区204-1以第一间距p1设置，第一间距p1为第一宽度w1及第一间隔s1的总和。因此，第一间距p1可在约325nm与约475nm之间。第一主动区204-1可包含交错的多个第一半导体层及多个第二半导体层。在一些范例中，第一半导体层包含硅，且第二半导体层包含硅锗。在第一区1000中，每个第一主动区204-1沿第一方向(图3中的y方向)纵向延伸。
102.第一栅极结构206-1完全设置于第一主动区204-1上方，并沿第一方向纵向延伸，平行于第一主动区204-1。在所示的实施例中，第一栅极结构206-1直接设置于第一主动区204-1的中心线上方。也就是说，第一栅极结构206-1的每个长边与第一主动区204-1的长边间隔开第一边距m1。第一栅极结构206-1沿x方向可具有第二宽度w2，且可以第二间隔s2与相邻的第一栅极结构206-1间隔开。在一些范例中，第一边距m1可在约75nm与约125nm之间，第二宽度w2可在约75nm与约125nm之间，且第二间隔s2可在约250nm与约350nm之间。环状区108中的第二宽度w2大致大于装置区中的栅极宽度wg。第二宽度w2与栅极宽度wg的比值可在约5与约15之间。第一栅极结构206-1以第二间距p2设置，第二间距p2为第二宽度w2及第二间隔s2的总和。因此，第二间距p2可在约325nm与约475nm之间。单一个第一源极/漏极接点208-1可部分设置于第一主动区204-1上方。如图3所示，第一源极/漏极接点208-1的至少一部分悬垂于第一主动区204-1，且不直接设置于第一主动区204-1上方。此排列并非不重要的。当第一栅极结构206-1设置于第一主动区204-1的中心线上方时，第一源极/漏极接点208-1的偏移增加了第一栅极结构206-1与第一源极/漏极接点208-1之间的间隔。每个第一源极/漏极接点208-1包含沿x方向的第三宽度w3，且可以第三间隔s3与相邻的第一源极/漏极接点208-1间隔开。在一些范例中，第三宽度w3可在约75nm与约125nm之间，且第三间隔s3
可在约250nm与约350nm之间。第三宽度w3与接点宽度wd的比值可在约5与约10之间。第一源极/漏极接点208-1以第三间距p3设置。因此，第三间距p3可在约325nm与约475nm之间。第一源极/漏极接点208-1也沿第一方向纵向延伸，平行于第一主动区204-1。当未被重叠区104中断时，环状区108中的第一主动区204-1、第一栅极结构206-1及第一源极/漏极接点208-1被允许完全围绕装置区102作为闭环(closed loop)。
103.如图3所示，第四内侧角落区106-4包含第二主动区204-2、第二栅极结构206-2及第二源极/漏极接点208-2。第二主动区204-2、第二栅极结构206-2及第二源极/漏极接点208-2沿第二方向纵向延伸，第二方向与x方向或y方向形成锐角θ。因为第一方向为沿y方向，因此第一方向与第二方向形成相同的锐角θ。锐角θ可在约40
°
与约50
°
之间。在所示的实施例中，锐角θ为45
°
。在一些实施例中，第二主动区204-2、第二栅极结构206-2及第二源极/漏极接点208-2可与第一主动区204-1、第一栅极结构206-1及第一源极/漏极接点208-1具有相同的配置。每个第二主动区204-2在沿垂直于第二方向的方向具有第一宽度w1，且以第一间隔s1彼此间隔开。在一些实施例中，第一宽度w1可在约250nm与约350nm之间，且第一间隔s1可在约75nm与约125nm之间。第二主动区204-2以第一间距p1设置，第一间距p1在约325nm与约475nm之间。第二主动区204-2可包含交错的多个第一半导体层及多个第二半导体层。在一些范例中，第一半导体层包含硅，且第二半导体层包含硅锗。第二主动区204-2从第四内侧角落区106-4的一侧连续延伸到第四内侧角落区106-4的另一侧。
104.每个第二栅极结构206-2完全设置于第二主动区204-2上方，并沿第二方向纵向延伸，平行于第二主动区204-2。在所示的实施例中，第二栅极结构206-2直接设置于第二主动区204-2的中心线上方。也就是说，第二栅极结构206-2的每个长边沿垂直于第二方向的方向与第二主动区204-2的长边间隔开第一边距m1。第一边距m1可在约75nm与约125nm之间。第二栅极结构206-2沿垂直于第二方向的方向可具有第二宽度w2，且可以第二间隔s2与相邻的第二栅极结构206-2间隔开。在一些范例中，第二宽度w2可在约75nm与约125nm之间，且第二间隔s2可在约250nm与约350nm之间。第二栅极结构206-2以第二间距p2设置，第二间距p2为第二宽度w2及第二间隔s2的总和。因此，第二间距p2可在约325nm与约475nm之间。
105.单一个第二源极/漏极接点208-2可部分设置于第二主动区204-2上方。如图3所示，第二源极/漏极接点208-2的至少一部分悬垂于第二主动区204-2，且不直接设置于第二主动区204-2上方。此排列并非不重要的。当第二栅极结构206-2设置于第二主动区204-2的中心线上方时，第二源极/漏极接点208-2的偏移增加了第二栅极结构206-2与第二源极/漏极接点208-2之间的间隔。每个第二源极/漏极接点208-2包含沿垂直于第二方向的方向的第三宽度w3，且可以第三间隔s3与相邻的第二源极/漏极接点208-2间隔开。在一些范例中，第三宽度w3可在约75nm与约125nm之间，且第三间隔s3可在约250nm与约350nm之间。第二源极/漏极接点208-2以第三间距p3设置，第三间距p3为第三宽度w3及第三间隔s3的总和。因此，第三间距p3可在约325nm与约475nm之间。
106.图3中的结构作为密封环结构来保护装置区102免于雾气或应力一般是令人满意的。如图3所示，第一栅极结构206-1可与第一主动区204-1大致相连，且第二栅极结构206-2可与第二主动区204-2大致相连。当采用栅极后制工艺或栅极取代工艺时，第一栅极结构206-1或第二栅极结构206-2的形成涉及大致相同长度的虚设栅极堆叠物的形成，且后续以功能性栅极结构(例如第一栅极结构206-1和第二栅极结构206-2)取代虚设栅极堆叠物。虚
设栅极堆叠物也可被称为牺牲栅极堆叠物或牺牲多晶硅(sacrificial polysilicon，sacpo)。由于虚设栅极堆叠物及主动区皆由半导体材料(例如多晶硅、硅或硅锗)形成，因此环状区108中的虚设栅极堆叠物的选择性移除可变得有挑战性。这是因为环状区108或内侧角落区106中的虚设栅极堆叠物比装置区102中的虚设栅极堆叠物更宽约5至15倍。当同时移除装置区102、环状区108及内侧角落区106中的虚设栅极堆叠物时，在环状区108及内侧角落区106中的移除速率比在装置区102中的移除速率更快许多。当大致移除装置区102中的虚设栅极堆叠物且虚设介电层减缓蚀刻时，环状区108及内侧角落区106中的虚设栅极堆叠物早已消失，且蚀刻可进行至下方主动区。当没有仔细控制虚设栅极堆叠物移除工艺时，可能会耗损环状区108和内侧角落区106中的主动区的显著厚度。主动区的这种损失可能会导致环状区108和内侧角落区106的表面不平整和异常。在严重的情况下，主动区的损失可能会降低密封环结构的高度，导致对装置区102不令人满意的保护。
107.为了更佳地防止上述异常，可在环状区106及内侧角落区106使用不同的栅极结构。请参照图4，图4显示第一区1000的放大俯视图。虽然图4显示了类似的主动区和源极/漏极接点，但是图4显示了替代的栅极结构排列，以防止无意中移除主动区。在图4呈现的实施例中，环状区108包含第一主动区204-1，第一主动区204-1具有第一宽度w1，且以第一间隔s1彼此间隔开。由于环状区108连续延伸围绕装置区102，因此第一主动区204-1的至少一些也连续延伸且完全围绕装置区102。应注意的是，图4中的第一主动区204-1不连续延伸围绕装置区102，且被第四内侧角落区106-4的重叠区104中断或截断。在一些实施例中，第一宽度w1可在约250nm与约350nm之间，且第一间隔s1可在约75nm与约125nm之间。第一主动区204-1以第一间距p1设置，第一间距p1为第一宽度w1及第一间隔s1的总和。因此，第一间距p1可在约325nm与约475nm之间。第一主动区204-1可包含交错的多个第一半导体层及多个第二半导体层。在一些范例中，第一半导体层包含硅，且第二半导体层包含硅锗。在第一区1000中，每个第一主动区204-1沿第一方向(图4中的y方向)纵向延伸。
108.多个第三栅极结构206-3完全设置于第一主动区204-1上方。在第一主动区204-1上方的多个第三栅极结构206-3可沿y方向形成多于一行。在所示的实施例中，在第一主动区204-1上方的多个第三栅极结构206-3沿y方向形成平行的两行。每一行中的第三栅极结构206-3沿y方向对齐，且以间隙g彼此间隔开，间隙g可在约40nm与约60nm之间。多个第三栅极结构206-3的每一者具有长度l及第四宽度w4。长度l可在约120nm与约160nm之间，且第四宽度w4可在约18nm与约27nm之间。由于第四宽度w4小于第二宽度w2，第四宽度w4与栅极宽度wg的比值更接近于1。在一些实施例中，第四宽度w4与栅极宽度wg的比值可在约1与约2.5之间。在第一主动区204-1上方的多行的第三栅极结构206-3以第四间隔s4间隔开，第四间隔s4可在约60nm与约75nm之间。
109.单一个第一源极/漏极接点208-1可部分设置于第一主动区204-1上方。如图4所示，第一源极/漏极接点208-1的至少一部分悬垂于第一主动区204-1，且不直接设置于第一主动区204-1上方。此排列并非不重要的。第一源极/漏极接点208-1的偏移增加了第三栅极结构206-3与第一源极/漏极接点208-1之间的间隔。每个第一源极/漏极接点208-1包含沿x方向的第三宽度w3，且可以第三间隔s3与相邻的第一源极/漏极接点208-1间隔开。在一些范例中，第三宽度w3可在约75nm与约125nm之间，且第三间隔s3可在约250nm与约350nm之间。第一源极/漏极接点208-1以第三间距p3设置，第三间距p3为第三宽度w3及第三间隔s3
的总和。因此，第三间距p3可在约325nm与约475nm之间。第一源极/漏极接点208-1沿第一方向纵向延伸，平行于第一主动区204-1。当未被重叠区104中断时，环状区108中的第一主动区204-1、多行的第三栅极结构206-3及第一源极/漏极接点208-1被允许完全围绕装置区102作为闭环。
110.请参照图4，第四内侧角落区106-4包含第二主动区204-2，第二主动区204-2具有第一宽度w1，且以第一间隔s1彼此间隔开。在一些实施例中，第一宽度w1可在约250nm与约350nm之间，且第一间隔s1可在约75nm与约125nm之间。第二主动区204-2以第一间距p1设置，第一间距p1为第一宽度w1及第一间隔s1的总和。因此，第一间距p1在约325nm与约475nm之间。第二主动区204-2可包含交错的多个第一半导体层及多个第二半导体层。在一些范例中，第一半导体层包含硅，且第二半导体层包含硅锗。在第一区1000中，每个第二主动区204-2沿第二方向纵向延伸，第二方向与图4中的x方向或y方向形成锐角θ。锐角θ可在约40
°
与约50
°
之间。在所示的实施例中，锐角θ为45
°
。
111.多个第四栅极结构206-4完全设置于第二主动区204-2上方。在第二主动区204-2上方的多个第四栅极结构206-4相似于第三栅极结构206-3沿第一方向纵向延伸，第一方向平行于y方向。栅极纵向方向的统一并非不重要。虽然理论上可以同时形成不同定向的栅极结构，但是现有的光刻技术具有局限性，当栅极结构具有不同定向时，不能确保图案一致性及低边缘粗糙度。每个第四栅极结构206-4具有长度l及第四宽度w4。长度l可在约120nm与约160nm之间，且第四宽度w4可在约18nm与约24nm之间。第四栅极结构206-4彼此间隔开，且沿第二方向排列，第二方向与x方向或y方向形成锐角θ。沿x方向，第四栅极结构206-4以第四间隔s4间隔开。第四间隔s4可在约60nm与约75nm之间。第三栅极结构206-3的每个长边沿垂直于第一方向的方向与第一主动区204-1的长边或第一源极/漏极接点208-1间隔开第二边距m2。沿垂直于第二方向的方向，第四栅极结构206-4与第二主动区204-2的长边或第二源极/漏极接点208-2间隔开第三边距m3。在一些范例中，第三边距m3可在约60nm与约70nm之间。
112.单一个第二源极/漏极接点208-2可部分设置于第二主动区204-2上方。如图4所示，第二源极/漏极接点208-2的至少一部分悬垂于第二主动区204-2，且不直接设置于第二主动区204-2上方。此排列并非不重要的。第二源极/漏极接点208-2的偏移增加了第四栅极结构206-4与第二源极/漏极接点208-2之间的间隔。每个第二源极/漏极接点208-2包含沿垂直于第二方向的方向的第三宽度w3，且可以第三间隔s3与相邻的第二源极/漏极接点208-2间隔开。在一些范例中，第三宽度w3可在约75nm与约125nm之间，且第三间隔s3可在约250nm与约350nm之间。第二源极/漏极接点208-2以第三间距p3设置，第三间距p3为第三宽度w3及第三间隔s3的总和。因此，第三间距p3可在约325nm与约475nm之间。
113.相较于图3中的第一栅极结构206-1及第二栅极结构206-2，第三栅极结构206-3及第四栅极结构206-4更短且更窄。第一栅极结构206-1及第二栅极结构206-2具有长度大于3μm(即3000nm)，而第三栅极结构206-3及第四栅极结构206-4具有长度l，长度l可在约120nm与约160nm之间。也就是说，第一栅极结构206-1及第二栅极结构206-2的长度比第三栅极结构206-3或第四栅极结构206-4的长度大一个数量级以上。第一栅极结构206-1及第二栅极结构206-2具有第二宽度w2(第二宽度w2可在约75nm与约125nm之间)，而第三栅极结构206-3及第四栅极结构206-4具有第四宽度w4(第四宽度w4可在约18nm与约27nm之间)。也就是
说，第一栅极结构206-1及第二栅极结构206-2的第二宽度w2为第三栅极结构206-3及第四栅极结构206-4的第四宽度w4的约3倍至约7倍。当采用栅极取代工艺时，第三栅极结构206-3及第四栅极结构206-4通过取代较短及较窄的虚设栅极堆叠物形成。环状区108中的较短及较窄的虚设栅极堆叠物的移除速率接近装置区102中的虚设栅极堆叠物的移除速率，这意味着损坏环状区108中的主动区的可能性要小得多。可以看出图4中的实施例的实施如何有助于形成更一致的密封环结构而没有异常。在图4所呈现的实施例中，第三栅极结构206-3及第四栅极结构206-4的第四宽度w4小于第一源极/漏极接点208-1及第二源极/漏极接点208-2的第三宽度w3。
114.本文公开的第三栅极结构206-3及第四栅极结构206-4的长度l及第四宽度w4的范围并非不重要的。应观察的是，当长度l小于120nm或第四宽度w4小于18nm，第三栅极结构206-3和第四栅极结构206-4可能无法提供密封环结构所需的足够机械强度。当长度l大于160nm或第四宽度w4大于24nm，第三栅极结构206-3和第四栅极结构206-4下方的主动区更有可能在栅极结构的形成过程中遭受意外耗损。因此，这些范围提供了结构强度和主动区耗损之间的微妙平衡。
115.请参照图5，图5显示依据一些实施例的图1中的第二区2000的放大俯视图。第二区2000包含第四内侧角落区106-4的一部分及环状区108的一部分。图5中的环状区108的部分为图3中的环状区108的部分的延伸。也就是说，图5显示与图3中相同的第一主动区204-1、第一栅极结构206-1及第一源极/漏极接点208-1的快照，现在这些结构沿y方向向下延伸并转向沿x方向延伸。在图5中，第一主动区204-1、第一栅极结构206-1及第一源极/漏极接点208-1沿垂直于y方向的x方向延伸。虽然不同定向，但是第一主动区204-1、第一栅极结构206-1及第一源极/漏极接点208-1的宽度、间隔及间距保持不变。举例来说，图5中的第一主动区204-1现在具有沿y方向测量的第一宽度w1；图5中的第一栅极结构206-1现在具有沿y方向测量的第二宽度w2；以及图5中的第一源极/漏极接点208-1现在具有沿y方向测量的第三宽度w3。为简洁起见，省略了图5中的第一主动区204-1、第一栅极结构206-1及第一源极/漏极接点208-1的细节描述。
116.相似地，图5中的第四内侧角落区106-4的部分为图3中的第四内侧角落区106-4的部分的延伸。也就是说，图5显示与图3中相同的第二主动区204-2、第二栅极结构206-2及第二源极/漏极接点208-2的快照，现在这些结构更进一步沿第二方向延伸，第二方向与x方向或y方向形成锐角θ。在图5中，第二主动区204-2、第二栅极结构206-2及第二源极/漏极接点208-2沿第二方向延伸。图5中的第二主动区204-2、第二栅极结构206-2及第二源极/漏极接点208-2的宽度、间隔及间距保持不变。举例来说，图5中的第二主动区204-2具有沿垂直于第二方向的方向的第一宽度w1；图5中的第二栅极结构206-2具有沿垂直于第二方向的方向的第二宽度w2；以及图5中的第二源极/漏极接点208-2具有沿垂直于第二方向的方向的第三宽度w3。为简洁起见，省略了图5中的第二主动区204-2、第二栅极结构206-2及第二源极/漏极接点208-2的细节描述。
117.请参照图6，图6显示沿y方向通过图5中的第四内侧角落区106-4及环状区108的线i-i’的局部剖面示意图。如图6所示，当第一栅极结构206-1与第一主动区204-1大致相连，当没有仔细控制蚀刻工艺时，移除环状区108中的虚设栅极堆叠物可能会无意中移除第一主动区204-1的显著厚度。在一些范例中，无意中移除的第一主动区204-1的厚度可在约
450nm与约550nm之间。如图6所示，第一主动区204-1的过蚀刻可能导致一个更大的替代性第一栅极结构206-1’，替代性第一栅极结构206-1’可以取代被无意移除的第一主动区204-1的一部分。在一些范例中，第一主动区204-1的无意移除可导致局部凹陷，局部凹陷可影响环状区108中的密封环结构的完整性。图6也显示第二主动区204-2可包含堆叠物300，堆叠物300包含交错的多个第一半导体层及多个第二半导体层。在一实施例中，第一半导体层包含硅，且第二半导体层包含硅锗。由于装置区102中的通道元件124由相似于堆叠物300的结构形成，因此通道元件124在组成和垂直位置方面大致对应于堆叠物300中的多个第一半导体层。由于较大尺寸的缘故，第四内侧角落区106-4或环状区108中的源极/漏极部件218可具有凹顶轮廓。
118.接着，请参照图7，图7显示依据一些实施例，图1中的第二区2000的放大俯视图。第二区2000包含第四内侧角落区106-4的一部分及环状区108的一部分。图7中的环状区108的部分为图4中的环状区108的部分的延伸。也就是说，图7显示与图4中相同的第一主动区204-1及第一源极/漏极接点208-1的快照，现在这些结构沿y方向向下延伸并转向沿x方向延伸。第一主动区204-1及第一源极/漏极接点208-1沿垂直于y方向的x方向延伸。虽然不同定向，但是第一主动区204-1及第一源极/漏极接点208-1的宽度、间隔及间距保持不变。举例来说，图7中的第一主动区204-1现在具有沿y方向测量的第一宽度w1；以及图7中的第一源极/漏极接点208-1现在具有沿y方向测量的第三宽度w3。为简洁起见，省略了图7中的第一主动区204-1及第一源极/漏极接点208-1的细节描述。
119.多个第三栅极结构206-3仍对齐y方向，但是不再形成沿y方向延伸的至少一行，如图4所示。反而，如图7所示，沿着环状区108沿x方向延伸的边缘，多个第三栅极结构彼此间隔开，且沿x方向排列。图7中的多个第三栅极结构206-3的每一者具有长度l及第四宽度w4。图7中的多个第三栅极结构206-3的每一者与第一源极/漏极接点208-1或第一主动区204-1的长边间隔开第四边距m4。在一些范例中，第四边距m4可在约40nm与约60nm之间。在一些实施例中，第四边距m4和间隙g相同，以提供相似环境用以形成第三栅极结构206-3。可以观察到，相似的环境(包含与附近结构的距离)是栅极结构稳健且可重复的形成工艺的关键。
120.图7中的第四内侧角落区106-4的部分为图4中的第四内侧角落区106-4的部分的延伸。也就是说，图7显示与图4中相同的第二主动区204-2、第四栅极结构206-4及第二源极/漏极接点208-2的快照，现在这些结构更进一步沿第二方向延伸，第二方向与x方向或y方向形成锐角θ。在图7中，第二主动区204-2、第四栅极结构206-4及第二源极/漏极接点208-2沿第二方向延伸或排列。图7中的第二主动区204-2、第四栅极结构206-4及第二源极/漏极接点208-2的宽度、间隔及间距保持不变。举例来说，图7中的第二主动区204-2具有沿垂直于第二方向的方向的第一宽度w1；图7中的第四栅极结构206-4具有沿垂直于第二方向的方向的第二宽度w2；以及图7中的第二源极/漏极接点208-2具有沿垂直于第二方向的方向的第三宽度w3。为简洁起见，省略了图7中的第二主动区204-2、第四栅极结构206-4及第二源极/漏极接点208-2的细节描述。
121.请参照图8，图8显示沿y方向通过图7中的第四内侧角落区106-4及环状区108的线ii-ii’的局部剖面示意图。如图8所示，当如上述将第三栅极结构206-3及第四栅极结构206-4制作地较短且较窄时，环状区108及第四内侧角落区106-4中的虚设栅极堆叠物的移除损坏下方的第一主动区204-1或第二主动区204-2的可能性要小得多。这允许环状区108
具有更平坦的轮廓和更一致的构造。图8也显示第一主动区204-1及第二主动区204-2可包含堆叠物300，堆叠物300包含交错的多个第一半导体层及多个第二半导体层。在一实施例中，第一半导体层包含硅，且第二半导体层包含硅锗。由于较大尺寸的缘故，第四内侧角落区106-4或环状区108中的源极/漏极部件218可具有凹顶轮廓。
122.在一例示性方面，本实用新型实施例为关于集成电路(ic)芯片。集成电路芯片包含装置区；环状区，围绕装置区，环状区包含：第一主动区，沿第一方向延伸；第一源极/漏极接点，部分设置于第一主动区上方，并沿第一方向延伸；及多个第一栅极结构，完全设置于第一主动区上方，且各沿第一方向纵向延伸；以及角落区，位于装置区的外侧角落与环状区的内侧角落之间，角落区包含：第二主动区，沿第二方向延伸，第二方向与第一方向形成锐角；第二源极/漏极接点，部分设置于第二主动区上方，并沿第二方向延伸；及多个第二栅极结构，完全设置于第二主动区上方，且各沿第一方向延伸。
123.在一些实施例中，锐角为45
°
。在一些实施例中，排列多个第一栅极结构为形成至少一行的第一栅极结构，至少一行的第一栅极结构中的多个第一栅极结构沿第一方向以间隙彼此间隔开。在一些范例中，至少一行的第一栅极结构包含两行第一栅极结构。在一些实施例中，多个第二栅极结构沿第二方向排列，多个第二栅极结构彼此间隔开。在一些范例中，多个第一栅极结构各包含沿第一方向的长度，多个第二栅极结构各包含沿第一方向的长度。在一些实施例中，此长度在约120nm与约180nm之间。在一些实施例中，多个第一栅极结构各包含沿垂直于第一方向的第三方向的宽度，多个第二栅极结构各包含沿第三方向的宽度。在一些实施例中，此宽度在约20nm与约30nm之间。
124.在另一例示性方面，本实用新型实施例为关于集成电路芯片。集成电路芯片包含装置区；以及环状区，围绕装置区，环状区包含：第一主动区，沿第一方向延伸；第一源极/漏极接点，部分设置于第一主动区上方，并沿第一方向延伸；及多个第一栅极结构，完全设置于第一主动区上方，且各沿第一方向纵向延伸，第一主动区包含交错的第一多个通道层及第一多个牺牲层。
125.在一些实施例中，第一多个通道层包含硅，第一多个牺牲层包含硅锗。在一些实施例中，多个第一栅极结构不延伸于第一多个通道层之间。在一些实施例中，集成电路芯片还包含：角落区，位于装置区的外侧角落与环状区的内侧角落之间，角落区包含：第二主动区，沿第二方向延伸，第二方向与第一方向形成锐角；第二源极/漏极接点，部分设置于第二主动区上方，并沿第二方向延伸；及多个第二栅极结构，设置于第二主动区上方，且各沿第一方向延伸。在一些实施例中，第二主动区包含交错的第二多个通道层及第二多个牺牲层。在一些范例中，多个第二栅极结构不延伸于第二多个通道层之间。
126.在另一例示性方面，本实用新型实施例为关于集成电路芯片，集成电路芯片包含装置区；环状区，围绕装置区，环状区包含：多个第一主动区，围绕环状区连续延伸；多个第二主动区，沿第一方向延伸；及多个第一栅极结构，完全设置于多个第二主动区的每一者上方，且各沿第一方向纵向延伸；以及角落区，位于装置区的外侧角落与环状区的内侧角落之间，角落区包含：多个第三主动区，沿第二方向延伸，第二方向与第一方向形成锐角；及多个第二栅极结构，完全设置于多个第三主动区的每一者上方，且各沿第一方向延伸。
127.在一些实施例中，锐角为45
°
。在一些实施例中，环状区还包含：多个第三栅极结构，完全设置于多个第一主动区的每一者上方。在一些范例中，多个第三栅极结构彼此间隔
开，且排列为围绕装置区。在一些范例中，多个第二栅极结构沿第二方向排列，多个第二栅极结构彼此间隔开。
128.前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更加了解本实用新型实施例。本技术领域中技术人员应可理解，且可轻易地以本实用新型实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本实用新型实施例的构思与范围。在不背离本实用新型实施例的构思与范围的前提下，可对本实用新型实施例进行各种改变、置换或修改。