阵列基板及显示面板的制作方法

1.本技术涉及显示技术领域，具体地，涉及一种阵列基板及显示面板。


背景技术：

2.随着大尺寸和高图像采样率(pixels per inch，ppi)以及高刷新频率产品的开发，氧化物半导体由于具有较高的迁移率受到了广泛的重视和应用，氧化物薄膜晶体管技术被认为是有希望取代非晶硅薄膜晶体管技术，成为下一代显示驱动背板的主流技术。与非晶硅薄膜晶体管技术相比，现有氧化物薄膜晶体管技术的特点是迁移率较高(μ》10cm2/vs)、大面积均匀性好和生产成本较低。
3.但是，金属氧化物作为半导体材料，容易受到水汽，杂质离子，氢离子扩散的影响，从而出现阈值电压负漂，器件稳定性变差等严重问题。


技术实现要素：

4.有鉴于此，本技术提供一种阵列基板及显示面板，能够隔绝外界水汽、杂质离子、氢离子扩散到沟道区，从而有效保护阵列基板。
5.本技术提供一种阵列基板，包括：
6.衬底；
7.栅极，位于所述衬底的一侧；
8.栅极绝缘层，位于所述栅极上；
9.有源层，位于所述栅极绝缘层上，所述有源层包括沟道区；
10.源极和漏极，位于所述有源层上；
11.公共电极，位于所述源极和漏极上；
12.金属遮挡层，位于所述公共电极上；及
13.像素电极，位于所述公共电极上，所述像素电极与所述源极或所述漏极电连接；
14.其中，所述金属遮挡层至少部分覆盖所述沟道区。
15.在本技术一可选实施例中，所述阵列基板还包括第一金属层，所述第一金属层位于所述公共电极远离所述源极和所述漏极的一侧。
16.在本技术一可选实施例中，所述金属遮挡层与所述第一金属层同层设置。
17.在本技术一可选实施例中，所述金属遮挡层与所述第一金属层不相连。
18.在本技术一可选实施例中，所述金属遮挡层与所述第一金属层的材质相同。
19.在本技术一可选实施例中，所述金属遮挡层在所述衬底上的投影面积与所述沟道区在所述衬底上的投影面积相同。
20.在本技术一可选实施例中，所述公共电极与所述像素电极之间还设有第一钝化层，所述金属遮挡层位于所述第一钝化层远离所述公共电极的一侧，所述金属遮挡层与所述像素电极同层设置。
21.在本技术一可选实施例中，所述金属遮挡层在所述衬底上的投影面积与所述沟道
区在所述衬底上的投影面积相同，且所述金属遮挡层与所述像素电极不相连。
22.在本技术一可选实施例中，所述金属遮挡层的材质为铜、钛、钼中的一种。
23.在本技术还提供一种显示面板，所述显示面板包括如上任一实施例所述的阵列基板。
24.本技术的有益效果在于：本技术提供一种阵列基板，在公共电极层上设置金属遮挡层，所述金属遮挡层至少部分覆盖所述沟道区，利用金属遮挡层遮盖沟道区以阻挡水汽、杂质离子、氢离子扩散到沟道区，由此可以提高阈值电压的均一性，提高器件的稳定性。
附图说明
25.为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
26.图1为现有技术中的一种阵列基板结构示意图。
27.图2为本技术实施例提供的一种阵列基板的制备步骤s1中的结构示意图。
28.图3为本技术实施例提供的一种阵列基板的制备步骤s2中的结构示意图。
29.图4为本技术实施例提供的一种阵列基板的制备步骤s3中的结构示意图。
30.图5为本技术实施例提供的一种阵列基板的制备步骤s4中的结构示意图。
31.图6为本技术实施例提供的一种阵列基板的制备步骤s5中的结构示意图。
32.图7为本技术实施例提供的一种阵列基板的制备步骤s6中的结构示意图。
33.图8为本技术实施例提供的一种阵列基板的制备步骤s7中的结构示意图。
34.图9为本技术实施例提供的一种阵列基板的制备步骤s8中的结构示意图。
35.图10为本技术实施例提供的一种阵列基板的制备步骤s9中的结构示意图。
具体实施方式
36.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
37.在本技术的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体地限定。
38.本技术可以在不同实施中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
39.氧化物薄膜晶体管技术中金属氧化物作为半导体材料，容易受到水汽，杂质离子，
氢离子扩散的影响，从而出现阈值电压负漂，器件稳定性变差等严重问题。
40.如图1所示，为现有技术中的一种阵列基板结构示意图，所述阵列基板10包括衬底100，位于所述衬底100一侧的栅极110，位于所述栅极110远离所述衬底100一侧的栅极绝缘层120，位于所述栅极绝缘层120远离所述栅极110一侧的有源层130，位于所述有源层130远离所述栅极绝缘层120一侧的源极141和漏极142，位于所述源极141和漏极142远离所述有源层130一侧的第二钝化层150，位于所述第二钝化层150远离所述源极141和漏极142一侧的有机膜层160，位于所述有机膜层160远离所述第二钝化层150一侧的公共电极170，位于所述公共电极170远离所述有机膜层160一侧的第一金属层181，位于所述第一金属层181远离所述公共电极170一侧的第一钝化层190，及位于所述第一钝化层190远离所述第一金属层181一侧的像素电极200。其中，所述第一金属层181为一种金属网格线形成在公共电极的表面用于稳定公共电极电压，提高公共电极电压整面均一性，常用于高ppi、高刷新率等高端lcd产品。
41.本技术提供一种阵列基板结构，能够隔绝外界水汽、杂质离子、氢离子扩散到沟道区，从而有效保护阵列基板。
42.本技术提供一种阵列基板，所述阵列基板包括：衬底；栅极，位于所述衬底的一侧；栅极绝缘层，位于所述栅极上；有源层，位于所述栅极绝缘层上，所述有源层包括沟道区；源极和漏极，位于所述有源层上；公共电极，位于所述源极和漏极上；金属遮挡层，位于所述公共电极上；及像素电极，位于所述公共电极上，所述像素电极与所述源极或所述漏极电连接；其中，所述金属遮挡层至少部分覆盖所述沟道区。
43.本技术通过在所述公共电极上设置所述金属遮挡层，所述金属遮挡层至少部分覆盖所述沟道区，利用所述金属遮挡层遮挡所述沟道区，以避免水汽、杂质离子、氢离子扩散到沟道区，影响位于沟道区的金属氧化物半导体材料；所述金属遮挡层为金属材料，金属致密遮挡效果好，且金属材料在成膜过程中不会电离出氢影响氧化物特性。
44.在本技术一可选实施例中，所述阵列基板还包括第一金属层，所述第一金属层位于所述公共电极远离所述源极和所述漏极的一侧。
45.在本技术一可选实施例中，所述金属遮挡层与所述第一金属层同层设置。将所述金属遮挡层与所述第一金属层同层设置，可利用第一金属层的光罩在所述公共电极上同时形成所述金属遮挡层和所述第一金属层，可在不增加光罩次数的条件下增加所述金属遮挡层以保护所述沟道区。
46.在本技术一可选实施例中，所述金属遮挡层与所述第一金属层不相连。所述第一金属层为一种金属网格线形成在所述公共电极的表面用于稳定公共电极电压，提高公共电极电压整面均一性；所述金属遮挡层仅用于遮挡所述沟道区以避免外界水汽、杂质离子、氢离子扩散到所述沟道区，二者作用不同，因此将所述金属遮挡层形成单独的图案与所述第一金属层不相连。
47.在本技术一可选实施例中，所述金属遮挡层与所述第一金属层的材质相同。以便于使所述金属遮挡层与所述第一金属层采用同一沉积工艺、同一光罩蚀刻工艺，同时形成在所述公共电极上，以简化工艺制程，节约成本，提高阵列基板的制备效率。
48.在本技术一可选实施例中，所述金属遮挡层在所述衬底上的投影面积与所述沟道区在所述衬底上的投影面积相同。所述金属遮挡层的面积大小设置为沟道区在所述衬底上
的投影面积大小即可完全覆盖所述沟道区，便能有效隔绝外界水汽、杂质离子、氢离子扩散到所述沟道区，可节约金属材料，提高金属材料利用率。
49.如图10所示，为本技术实施例提供的一种阵列基板的具体结构示意图，所述阵列基板20包括衬底100，栅极110，栅极绝缘层120，有源层130，源极141和漏极142，第二钝化层150，有机膜层160，公共电极170，金属遮挡层180，第一金属层181，第一钝化层190，及像素电极200。
50.所述衬底100，可以是刚性衬底也可以是柔性衬底，所述刚性衬底可以是但不限于玻璃基板，所述柔性衬底可以是但不限于聚酰亚胺。
51.所述栅极110，位于所述衬底100的一侧，所述栅极110的材料可以是但不限于cu、mo、ti、mo/ti中的一种或多种。
52.所述栅极绝缘层120，位于所述栅极110远离所述衬底100的一侧，用于使所述栅极110与所述有源层130之间绝缘；所述栅极绝缘层120的材料可以是但不限于氮化硅、氧化硅中的一种或多种。
53.所述有源层130，位于所述栅极绝缘层120远离所述栅极110的一侧，所述有源层130包括沟道区131以及位于所述沟道区131两侧的掺杂区；所述有源层130的材料可以是但不限于金属氧化物半导体铟镓锌氧化物(indium gallium zinc tin oxide,igzo)、铟锌锡氧化物(indium zinc tin oxide,izto)或铟镓锌锡氧化物(indium gallium zinc tin oxide,igzto)中的一种，在本实施例中优选igzo。
54.所述源极141和漏极142，位于所述有源层130远离所述栅极绝缘层120的一侧；所述源极141和所述漏极142位于所述沟道区131的两侧，且与所述沟道区131两侧的掺杂区对应连接；所述源极141和所述漏极142的材料可以是但不限于cu、mo、ti、mo/ti中的一种或多种。
55.所述第二钝化层150，位于所述源极141和漏极142远离所述有源层130的一侧并覆盖所述栅极绝缘层120、所述有源层130以及所述源极141和漏极142，用于保护所述源极141和所述漏极142，以防止所述源极141和所述漏极142的金属氧化、腐蚀；所述第二钝化层150的材料可以是但不限于氮化硅、氧化硅中的一种或多种。所述第二钝化层150上设有第三过孔，所述第三过孔露出所述源极141。
56.有机膜层160，位于所述第二钝化层150远离所述源极141和漏极142的一侧，用于平坦化所述第二钝化层150，并防止电场互相干扰；所述有机膜层160的材料可以是但不限于全氟烧基乙烯基醚共聚物(polyfluoroalkoxy,pfa)。所述有机膜层160上设有第二过孔，所述第二过孔与所述第三过孔相对应。
57.所述公共电极170，位于所述第二钝化层150远离所述源极141和所述漏极142的一侧，所述公共电极170的材料可以是但不限于氧化铟锡(indium tin oxide,ito)。所述公共电极170上设有第一过孔，所述第一过孔与所述第二过孔相对应。
58.所述第一金属层181，位于所述公共电极170远离所述有机膜层160的一侧。所述第一金属层181为一种金属网格线形成在所述公共电极170的表面用于稳定公共电极的电压，提高公共电极电压整面均一性。所述第一金属层181的材料可以是但不限于铜。
59.所述金属遮挡层180，位于所述公共电极170远离所述有机膜层160的一侧。所述金属遮挡层180与所述第一金属层181同层设置，如图10所示，所述第一金属层181和所述金属
遮挡层180位于所述第一过孔的两侧，所述金属遮挡层180至少部分覆盖所述沟道区131。所述金属遮挡层180与所述第一金属层181的材质相同，以简化工艺。所述金属遮挡层180用于遮挡所述沟道区131以避免外界水汽、杂质离子、氢离子扩散到所述沟道区131。
60.在一些实施例中，优选的，所述金属遮挡层180在所述衬底100上的投影面积与所述沟道区131在所述衬底100上的投影面积相同。
61.所述第一钝化层190，位于所述金属遮挡层180和所述第一金属层181远离所述公共电极170的一侧并覆盖所述金属遮挡层180、所述第一金属层181及所述公共电极170；所述第一钝化层190用于保护所述金属遮挡层180、所述第一金属层181及所述公共电极170，以防止氧化、腐蚀；所述第一钝化层190的材料可以是但不限于氮化硅、氧化硅中的一种或多种。所述第一钝化层190上设有第四过孔，所述第四过孔与所述第一过孔对应相。
62.所述像素电极200，位于所述第一钝化层190远离所述金属遮挡层180和所述第一金属层181的一侧，所述像素电极200通过贯通的第四过孔、第一过孔、第二过孔及第三过孔与所述源极141连接。
63.如图2-10所示，为上述实施例的一种阵列基板20的制备方法，包括：
64.s1，如图2所示，提供以衬底100，通过物理气相沉积(physical vapor deposition，pvd)工艺在所述衬底100上沉积第二金属层，并通过光刻工艺及湿法刻蚀工艺图形化第二金属层以形成栅极110。
65.s2，如图3所示，通过化学气相沉积(chemical vapor deposition，cvd)工艺在所述栅极110远离所述衬底100的一侧沉积栅极绝缘层120。
66.s3，如图4所示，通过物理气相沉积(physical vapor deposition，pvd)工艺在所述栅极绝缘层120远离所述栅极110的一侧沉积铟镓锌氧化物层，并通过光刻工艺及湿法刻蚀工艺图形化铟镓锌氧化物层以形成有源层130，形成的所述有源层130包括沟道区131和位于所述沟道区131两侧的掺杂区。
67.s4，如图5所示，通过物理气相沉积(physical vapor deposition，pvd)工艺在所述有源层130远离所述栅极绝缘层120的一侧沉积第三金属层，并通过光刻工艺及湿法刻蚀工艺图形化第三金属层以形成源极141和漏极142。
68.s5，如图6所示，通过化学气相沉积(chemical vapor deposition，cvd)工艺在所述源极141和漏极142远离所述有源层130的一侧沉积第二钝化层150，所述第二钝化层150覆盖所述栅极绝缘层120、所述有源层130以及所述源极141和漏极142。
69.s6，如图7所示，通过化学气相沉积(chemical vapor deposition，cvd)工艺在所述第二钝化层150远离所述源极141和漏极142的一侧沉积有机层pfa，并通过光刻工艺图形化所述有机层pfa以形成有机膜层160。形成的有机膜层160包括第二过孔，所述第二过孔对应于所述源极141上方。
70.s7，如图8所示，首先通过物理气相沉积(physical vapor deposition，pvd)工艺在所述有机膜层160远离所述第二钝化层150的一侧沉积公共电极层，然后再通过物理气相沉积(physical vapor deposition，pvd)工艺在所述公共电极层远离所述有机膜层160的一侧沉积第三金属层，并通过半色调掩模板对所述公共电极层及所述第三金属层进行多道光刻工艺以形成公共电极170、金属遮挡层180、第一金属层181的图案。其中，所述公共电极170上包括第一过孔，所述第一过孔与所述第二过孔相对应；所述第一金属层181和所述金
属遮挡层180位于所述第一过孔的两侧，所述金属遮挡层180至少部分覆盖所述沟道区131。
71.s8，如图9所示，通过化学气相沉积(chemical vapor deposition，cvd)工艺在所述金属遮挡层180远离所述公共电极170的一侧沉积第一钝化层190，所述第一钝化层190覆盖所述金属遮挡层180、所述第一金属层181和所述公共电极170，并通过光刻工艺及干法刻蚀工艺图形化所述第一钝化层190及所述第二钝化层150，图形化后的所述第一钝化层190包括第四过孔，所述第四过孔与所述第一过孔相对应，图形化后的所述第二钝化层150包括第三过孔，所述第三过孔与所述第二过孔相对应且裸露出所述源极141。
72.s9，如图10所示，通过物理气相沉积(physical vapor deposition，pvd)工艺在所述第一钝化层190远离所述公共电极170的一侧沉积像素电极层，并通过光刻工艺及湿法刻蚀工艺图形化像素电极层以形成像素电极200，所述像素电极200通过贯通的第四过孔、第一过孔、第二过孔及第三过孔与所述源极141连接。
73.在本技术一可选实施例中，所述金属遮挡层可与所述像素电极同层设置。所述金属遮挡层可与所述像素电极设置在同一层，且所述金属遮挡层至少部分覆盖所述沟道区，亦可使所述金属遮挡层遮挡所述沟道区，避免外界水汽、杂质离子、氢离子扩散到所述沟道区。
74.在本技术一可选实施例中，所述金属遮挡层在所述衬底上的投影面积与所述沟道区在所述衬底上的投影面积相同，且所述金属遮挡层与所述像素电极不相连。所述金属遮挡层的面积大小设置为沟道区在所述衬底上的投影面积大小即可完全覆盖所述沟道区，便能有效隔绝外界水汽、杂质离子、氢离子扩散到所述沟道区。所述金属遮挡层仅具有遮挡作用，因此所述金属遮挡层可形成独立的图案位于所述沟道区上方且不与所述像素电极相连。
75.在本技术一可选实施例中，所述金属遮挡层的材质为铜、钛、钼中的一种。
76.在本技术的实施例中，优选的，所述金属遮挡层的材质为铜。由于金属铜为阵列基板中栅极、源极和漏极的常用材料，并且铜具有低电阻，能够减少信号延迟的特性，因此在本技术中优选铜金属作为金属遮挡层的材料。
77.在一些实施例中，所述金属遮挡层的材质也可以为钛、钼中的一种。钛、钼金属也是显示面板中常用的金属材料，其化学性质稳定、抗腐蚀性强、与空气、水汽、酸等不易发生反应，因此可作为所述金属遮挡层的材料。
78.本技术还提供一种显示面板，所述显示面板包括如上任一实施例所述的阵列基板。
79.所述显示面板可以是但不限于oled显示面板。
80.综上所述，本技术实施例提供一种阵列基板，通过在公共电极层上设置金属遮挡层，金属遮挡层至少部分覆盖所述沟道区，利用金属遮挡层遮盖所述沟道区以阻挡水汽、杂质离子、氢离子扩散到沟道区，由此可以提高阈值电压的均一性，提高器件的稳定性。
81.综上，虽然本技术已以优选实施例揭露如上，但上述优选实施例并非用以限制本技术，本领域的普通技术人员，在不脱离本技术的精神和范围内，均可作各种更动与润饰，因此本技术的保护范围以权利要求界定的范围为准。