一种绝缘栅双极晶体管及功率模块的制作方法

1.本实用新型涉及半导体技术领域，尤其涉及一种绝缘栅双极晶体管及功率模块。


背景技术：

2.目前，由于绝缘栅双极晶体管igbt具有驱动功率小而饱和压降低的优点，进而广泛应用于电机变频调速、高性能电源及工业电气自动化等领域，具有着广阔的市场。一般地，在绝缘栅型晶体管igbt的产品制备工艺中，通过氧化或cvd等工艺生长透明型隔离膜，以及通过涂胶、光照、显影、刻蚀、去胶工艺流程开出工艺窗口，并通过扩散炉或粒子注入机对产品进行掺杂，使产品达到工艺所需要的方块电阻值，从而达到所需要的阈值电压，虽最终制得的半导体产品稳定可靠，但其静态损耗相对于动态损耗变得越来越小，且无法有效调整栅源寄生内阻阻抗，进而影响器件的稳定性、可靠性及使用寿命。
3.现有公开号为cn207265063u的实用新型公开了绝缘栅双极晶体管，其包括半导体衬底，有源区、集电极区以及漂移区；有源区设置在所述第一表面处，所述集电极区设置在所述第二表面处；所述漂移区连接所述有源区和集电极区。所述发射极区嵌入设置在所述阱区中，所述沟槽栅极区自所述发射极区延伸至所述漂移区，所述阱区连接所述发射极区和所述漂移区；虽然该绝缘栅双极型晶体具有良好的导通压降和关断时间的折中关系，但无法解决静态损耗逐渐变小的问题。


技术实现要素：

4.本实用新型的主要目的在于提出一种绝缘栅双极晶体管及功率模块，旨在解决现有绝缘栅双极晶体管的无法实现有效优化关断损耗的问题。
5.为实现上述目的，本实用新型提供一种绝缘栅双极晶体管，包括衬底、嵌入在衬底内的有源区、多个间隔分布的p型掺杂区和嵌入在衬底内的分压环区，所述有源区内嵌入有锑单元层；
6.单个p型掺杂区一部分嵌入在有源区内、剩余部分嵌入在衬底内，各p型掺杂区内还嵌有n型掺杂区；
7.所述有源区的上表面布设有间隔的栅氧化层，各栅氧化层内嵌有多晶硅层，各栅氧化层与对应的两个p型掺杂区表面相连接；
8.各n型掺杂区、多晶硅层上方还设置有相应的金属引线区。
9.可选地，所述有源区、多个p型掺杂区均位于所述分压环区的环形区域内。
10.可选地，所述有源区内还嵌入有第一磷单元层、砷单元层。
11.可选地，所述分压环区内嵌入有硼单元层。
12.可选地，所述p型掺杂区内嵌入有铟单元层。
13.可选地，各n型掺杂区内嵌入有第二磷单元层。
14.可选地，所述多晶硅层的厚度为
15.此外，为实现上述目的，本实用新型还提供一种功率模块，包括多个上述任一项所
述的绝缘栅双极晶体管。
16.有益效果：
17.本实用新型提高的一种绝缘栅双极晶体管包括衬底、嵌入在衬底内的有源区、多个间隔分布的p型掺杂区和嵌入在衬底内的分压环区，所述有源区内嵌入有锑单元层；单个p型掺杂区一部分嵌入在有源区内、剩余部分嵌入在衬底内，各p型掺杂区内还嵌有n型掺杂区；所述有源区的上表面布设有间隔的栅氧化层，各栅氧化层内嵌有多晶硅层，各栅氧化层与对应的两个p型掺杂区表面相连接；各n型掺杂区、多晶硅层上方还设置有相应的金属引线区。其中通过布设有磷、砷、锑掺杂的有源区，以及硼、铟掺杂的p型掺杂区，基于p型掺杂区3的一部分嵌入在有源区2内、剩余部分嵌入在衬底1内设置，可有效实现调整绝缘栅双极晶体管内部的寄生内阻；同时，通过有源区2的锑单元层与p型掺杂区3中的铟单元层之间形成入锑-铟结构，进而可有效缩短时间参数t，提高器件工作频率f，降低开关损耗。
附图说明
18.为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
19.图1为本实用新型一种绝缘栅双极晶体管一实施例的内部结构示意图；
20.图2所示为制备图1所示结构中形成有源区的结构示意图；
21.图3为在图2的结构基础上形成p型掺杂区、分压环区的结构示意图；
22.图4为在图3的结构基础上形成多晶硅层、第四氧化层单元的结构示意图；
23.图5为在图4的结构基础上形成栅氧化层的结构示意图；
24.图6为在图5的结构基础上形成n型掺杂区的结构示意图。
25.本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
26.附图标号说明：
27.标号名称标号名称1衬底2有源区3p型掺杂区4分压环区5栅氧化层6多晶硅层7n型掺杂区8金属引线区51第四氧化层单元52第五氧化层单元
具体实施方式
28.应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
29.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
30.需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后......)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
31.另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。
32.本实用新型提供一种绝缘栅双极晶体管，应用在功率模块中，该功率模块广泛应用于伺服电机、变频器、变频家电等领域。其中，如图1所示，所述绝缘栅双极晶体管包括衬底1、嵌入在衬底1内的有源区2、多个间隔分布的p型掺杂区3和嵌入在衬底1内的分压环区4，具体地，所述有源区2、多个p型掺杂区3均位于所述分压环区4的环形区域内，并且，所述有源区2内嵌入有锑单元层。单个p型掺杂区3一部分嵌入在有源区2内、剩余部分嵌入在衬底1内，以及各p型掺杂区3内还嵌有n型掺杂区7；所述有源区2的上表面布设有间隔的栅氧化层5，各栅氧化层5内嵌有多晶硅层6，且对应多晶硅层6的厚度约为左右，各栅氧化层5与对应的两个p型掺杂区3表面相连接。进而本实施例的结构中基于p型掺杂区3的一部分嵌入在有源区2内、剩余部分嵌入在衬底1内设置，可有效实现调整绝缘栅双极晶体管内部的寄生内阻。
33.进一步地，各p型掺杂区3内嵌入有铟单元层，进而通过有源区2的锑单元层与p型掺杂区3中的铟单元层之间形成入锑-铟结构，进而可有效缩短时间参数t，提高器件工作频率f，降低开关损耗。
34.进一步地，所述有源区2内还嵌入有第一磷单元层、砷单元层。
35.进一步地，各n型掺杂区7内嵌入有磷单元层。
36.进一步地，各n型掺杂区7、多晶硅层6上方还设置有相应的金属引线区8。
37.此外，为了更好的说明上述绝缘栅双极晶体管内部的结构的分布情况，进而进一步公开绝缘栅双极晶体管制备过程，具体的步骤包括：
38.步骤1，提供预设大小的衬底1，所述衬底1表面通过外延形成n型外延层，其中衬底1与外延层均为硅材质。
39.步骤2，首先将所述外延层表面在清洗机中进行清洗及干燥处理；然后将清洗及干燥处理的外延层表面进行第一次氧化处理，即在1000～1150℃氧化炉中生长形成厚度为的第一氧化层，并在第一氧化层的表面做涂胶处理，并通过有源区光刻板对涂胶后的第一氧化层进行曝光、显影、腐蚀，进而形成有源区掺杂注入窗口，最后在有源区掺杂注入窗口中进行磷、砷、锑注入，其中在注入前也还需进行第二次氧化，控制生成的第二氧化层厚度为注入后形成了具有磷、砷、锑掺杂的有源区2，其中锑杂质由于其最外层电子的导电性质，可使其在晶格价键中更加活跃，有利于寄生内阻的调整，具体地形成的结构如图2所示。
40.步骤3，将衬底1表面的无源区在1000～1150℃进行离子活化处理，并通过环区光
刻板对活化后的无源区进行涂胶、显影、腐蚀处理，进而得到环形的无源区掺杂注入窗口，并在无源区掺杂注入窗口进行硼注入，进而得到具有硼掺杂的分压环区4；其中，无源区为衬底1中除了有源区之外的部分，并且步骤2中得到的有源区2位于制得的分压环区4的环形区域内。
41.步骤4，将有源区表面表面在1000～1150℃氧化炉中生长形成厚度为的第三氧化层，并在第三氧化层的表面做涂胶处理，并通过p区光刻板对涂胶后的第三氧化层进行曝光显影腐蚀，进而形成p型掺杂注入窗口，最后在p型掺杂注入窗口中进行硼、铟注入，形成p型掺杂区3，其中采用的p区光刻板是具有多个间隔的贯通槽的结构，进而得到的是多个间隔分布的p型掺杂区，并且各p型掺杂区3还会扩散至有源区下方的衬底1内，进而得到的p型掺杂区3一部分嵌入在有源区2内、剩余部分嵌入在衬底1内，进而使得在绝缘栅双极晶体管内形成了锑/铟结构，该结构的设置可实现绝缘栅双极晶体管内的电子迁移率可达7800cm2/v.s。
42.步骤5，一般情况下，步骤3和4可以同时进行处理，进而在衬底1的表面进行等离子去胶处理，其中得到的结构如图3所示。
43.步骤6，在衬底1的表面进行栅氧化，并制得形成厚度为的第四氧化层。
44.步骤7，在所述第四氧化层表面进行多晶硅沉积，并控制多晶硅厚度为
45.步骤8，将步骤7中制得的多晶硅沉积表面做涂胶处理，并通过多晶硅光刻板对涂胶后的多晶硅沉积表面进行曝光显影，以及进行经过多晶硅腐蚀处理，间隔分布的多晶硅层6，其中第四氧化层在多晶硅光刻板的作用下，最后余下了间隔分布的第四氧化层单元51，并且各多晶硅层6位于对应第四氧化层单元51上。
46.步骤9，将多晶硅层6的表面继续进行分等离子去胶处理，进而得到的具体地结构如图4所示。
47.步骤10，在多晶硅层6表面进行p-注入，并在1000～1150℃进行离子活化，进而在多晶硅层6表面及四周得到对应的第五氧化层单元52，最终使得多晶硅层6嵌入在两个第四氧化层单元51、第五氧化层单元52形成的栅氧化层5内，具体地结构如图5所示。
48.步骤11，通过对p型掺杂区表面做涂胶处理，并通过n
+
区光刻板对涂胶后的p型掺杂区进行曝光显影腐蚀，进而形成n型掺杂注入窗口，并在n型掺杂注入窗口中进行磷注入，形成具有磷掺杂的n型掺杂区7，并将n型掺杂区7表面进行等离子去胶处理，进而得到的结构如图6所示。
49.步骤12，将衬底、有源区、第五氧化层单元、n型掺杂区、分压环区和无源区表面进行表面钝化及平坦化处理。
50.步骤13，将经过步骤12处理后中的n型掺杂区、第五氧化层单元经过引线孔光刻、正面金属化处理，得到对应的金属引线区8，并通过金属腐蚀得到对应的金属引线，以及进行去胶处理后，在400℃进行合金处理30min，最终完成了绝缘栅双极晶体管的正面工艺，如图1所示。
51.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有
的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。
52.以上仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。