一种半导体器件及其制备方法与流程

本申请属于半导体制造，具体的，涉及一种半导体器件及其制备方法。

背景技术：

1、在构成集成电路的众多元器件之中，电感作为一种磁能储能元件，与电能存储元件搭配使用可以实现多种不同功能。同时，电感还因其具有的低通高阻特性，可以实现提高速度、减小功耗、阻抗匹配和滤波等作用。

2、在现有技术中，为了提高电感强度，通常采用以下两种方法：1、增加电感线圈匝数；2、利用具有高磁导率的磁性材料或高电感率的材料制备电感线圈。然而，第一种方法会占用更大的空间，造成设计面积浪费；第二种方法通常需要使用较多的材料和工艺，增加制作成本。

技术实现思路

1、鉴于以上所述现有技术的缺点，本申请提供一种半导体器件及其制备方法，半导体器件包括外延层和电容结构，外延层中设置有磁芯，外延层表面形成有围绕磁芯呈螺旋型分布的沟槽，电容结构位于沟槽内并向上延伸至外延层表面。当电容结构中有电流经过时，流经电容结构的电流产生磁场，也就是说，本申请将电感结构寄生在电容结构中，一方面解决了现有技术中电感结构占用面积较大的问题，另一方面，降低了材料成本和工艺成本；另外，磁芯能够进一步增强电感强度，从而能够在相对较小的面积上制备出电感强度较大的器件，提高器件的电学性能。

2、为实现上述目的及其他相关目的，本申请提供一种半导体器件，包括：

3、衬底；

4、外延层，位于所述衬底的上表面，所述外延层具有相对的第一表面和第二表面，所述第一表面为远离所述衬底的一面；

5、磁芯，位于所述外延层中，由所述第一表面延伸至所述第二表面；

6、沟槽，位于所述外延层中，由所述第一表面延伸至所述外延层内部，且在所述第一表面上，所述沟槽围绕所述磁芯呈螺旋型分布；

7、电容结构，位于所述沟槽内并向上延伸至所述第一表面上方；

8、层间介质层，位于所述外延层的上方，覆盖所述电容结构及所述第一表面。

9、可选的，自靠近所述外延层一侧至远离所述外延层一侧，所述电容结构依次包括第一电极、栅介质层和第二电极。

10、可选的，在所述第一表面上，所述电容结构具有第一端和第二端，其中，所述第一端用于将所述电容结构与外部电路相连通，所述第二端与所述磁芯相连通。

11、可选的，所述半导体器件还包括第一接触孔和第二接触孔，所述第一接触孔和所述第二接触孔位于所述层间介质层中，位于所述电容结构的第一端的上方，且所述第一接触孔与所述第二电极电连接，所述第二接触孔与所述第一电极电连接。

12、可选的，所述沟槽的深度介于7μm～10μm。

13、本申请还提供一种半导体器件的制备方法，所述制备方法用于制备如上述任一项所述的半导体器件，包括如下步骤：

14、在所述衬底的表面形成外延层，所述外延层具有相对的第一表面和第二表面，所述第一表面为远离所述衬底的一面；

15、在所述外延层中形成磁芯，所述磁芯由所述第一表面延伸至所述第二表面；

16、在所述外延层中形成沟槽，所述沟槽由所述第一表面延伸至所述外延层内部，且在所述第一表面上，所述沟槽围绕所述磁芯呈螺旋型分布；

17、在所述沟槽内以及所述第一表面上依次形成第一导电材料层、绝缘材料层、第二导电材料层；

18、去除位于所述第一表面上方的所述第二导电材料层，保留位于所述沟槽上方的所述第二导电材料层，还保留第一区域的所述第二导电材料层，用于形成所述电容结构的第一端；

19、去除位于所述第一表面上方的所述绝缘材料层和所述第一导电材料层，暴露出所述第一表面，同时保留第二区域的所述第一导电材料层和所述绝缘材料层，用于形成所述电容结构的第二端，得到位于所述沟槽内并向上延伸至所述第一表面的所述电容结构。

20、可选的，形成所述电容结构之后还包括：在所述外延层上方沉积形成层间介质层，所述层间介质层覆盖所述电容结构及所述第一表面。

21、可选的，在所述衬底中制备磁芯包括：

22、在所述外延层中刻蚀形成通孔，所述通孔由所述第一表面延伸至所述第二表面；

23、在所述通孔中填充磁性材料，以形成所述磁芯。

24、可选的，在形成层间介质层之前，在所述电容结构及所述第一表面形成刻蚀停止层。

25、可选的，在形成层间介质层之后还包括：在所述层间介质层中形成第一接触孔和第二接触孔，所述第一接触孔和所述第二接触孔位于所述电容结构上方的第一端的上方，且所述第一接触孔与所述第二电极电连接，所述第二接触孔与所述第一电极电连接。

26、本申请提供的半导体器件及其制备方法，至少具有以下有益效果：

27、在本申请提供的半导体器件中，当电容结构中有电流经过时，流经电容结构的电流产生磁场，也就是说，本申请将电感结构寄生在电容结构中，解决了现有技术中电感结构占用面积较大的问题；另外，磁芯能够进一步增强电感强度，从而能够在相对较小的面积上制备出电感强度较大的器件，提高器件的电学性能。

28、在本申请提供的半导体器件的制备方法中，在制备电容结构的同时制备电感结构，能够有效降低材料成本和工艺成本，提高生产效率。

技术特征：

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，自靠近所述外延层一侧至远离所述外延层一侧，所述电容结构依次包括第一电极、栅介质层和第二电极。

3.根据权利要求2所述的半导体器件，其特征在于，在所述第一表面上，所述电容结构具有第一端和第二端，其中，所述第一端用于将所述电容结构与外部电路相连通，所述第二端与所述磁芯相连通。

4.根据权利要求3所述的半导体器件，其特征在于，所述半导体器件还包括第一接触孔和第二接触孔，所述第一接触孔和所述第二接触孔位于所述层间介质层中，位于所述电容结构的第一端的上方，且所述第一接触孔与所述第二电极电连接，所述第二接触孔与所述第一电极电连接。

5.根据权利要求1所述的半导体器件，其特征在于，所述沟槽的深度介于7μm～10μm。

6.一种半导体器件的制备方法，其特征在于，所述制备方法用于制备如权利要求1～5中任一项所述的半导体器件，包括如下步骤：

7.根据权利要求6所述的半导体器件的制备方法，其特征在于，形成所述电容结构之后还包括：在所述外延层上方形成层间介质层，所述层间介质层覆盖所述电容结构及所述第一表面。

8.根据权利要求6所述的半导体器件的制备方法，其特征在于，在所述衬底中制备磁芯包括：

9.根据权利要求7所述的半导体器件的制备方法，其特征在于，在形成层间介质层之前，在所述电容结构及所述第一表面形成刻蚀停止层。

10.根据权利要求7所述的半导体器件的制备方法，其特征在于，在形成层间介质层之后还包括：在所述层间介质层中形成第一接触孔和第二接触孔，所述第一接触孔和所述第二接触孔位于所述电容结构的第一端的上方，且所述第一接触孔与所述第二电极电连接，所述第二接触孔与所述第一电极电连接。

技术总结
本申请提供一种半导体器件及其制备方法，半导体器件包括外延层和电容结构，外延层中设置有磁芯，外延层表面形成有围绕磁芯呈螺旋型分布的沟槽，电容结构位于沟槽内并向上延伸至外延层表面。当电容结构中有电流经过时，流经电容结构的电流产生磁场，也就是说，本申请将电感结构寄生在电容结构中，一方面解决了现有技术中电感结构占用面积较大的问题，另一方面，降低了材料成本和工艺成本；另外，磁芯能够进一步增强电感强度，从而能够在相对较小的面积上制备出电感强度较大的器件，提高器件的电学性能。

技术研发人员：田斌伟,万鹏,林放,李海锋
受保护的技术使用者：杭州富芯半导体有限公司
技术研发日：
技术公布日：2024/3/5