用于将半导体芯片固定在基板上的方法和电子器件与流程

本发明涉及一种用于将半导体芯片固定在基板上的方法和一种电子器件。

背景技术：

1、为了将半导体芯片与基板、例如导线框架连接，在制造电子器件时通常将半导体芯片焊接到基板上。由于半导体芯片和基板的材料之间在热膨胀特性的差异，在从焊接温度冷却至室温时在由半导体芯片和基板构成的复合件中产生应力。所述应力可以在电子器件的机械负荷下造成例如在半导体芯片的载体材料中引发裂纹。例如，将金锡焊料用于将半导体芯片焊接到基板上。在所述焊料中，焊接温度处于300℃的范围内。由于高的焊接温度和不同的热膨胀性能，在冷却由基板和半导体芯片构成的复合件时产生显著的热感应的机械应力。所述机械应力在器件进一步的机械负荷下可能造成焊接连接的失效或造成在基板或焊接连接中引发裂纹。

技术实现思路

1、本发明的至少一个实施方式的目的是，提出一种用于将半导体芯片固定在基板上的方法，所述方法相对于现有技术改进。另一目的在于提供一种电子器件。

2、所述目的尤其通过具有独立权利要求的特征的方法和电子器件来实现。优选的改进方案是从属权利要求的主题。

3、提出一种用于将半导体芯片固定在基板上的方法。所述方法包括如下步骤，优选以给出的顺序：

4、a)提供半导体芯片。

5、b)将焊料金属层序列施加到半导体芯片上。

6、c)提供基板。优选基板是导线框架。

7、d)将金属化层序列施加到基板上。

8、e)将半导体芯片经由焊料金属层序列和金属化层序列施加到基板上。尤其施加进行成，使得在施加之后，金属化层序列和焊料金属层序列位于基板和半导体芯片之间。

9、f)加热通过e)产生的用于将半导体芯片固定在基板上的装置。尤其在步骤f)中由金属化层序列和焊料金属层序列形成连接层序列。

10、将一个层或一个元件设置或施加在另一层或另一元件“上”或“之上”在此情况下，在此和在下文中可以意味着，将一个层或一个元件直接地以直接机械和/或电接触的方式设置在另一层或另一元件上。此外，这也可以意味着，一个层或一个元件间接地设置在另一层或另一元件上或之上。在此，其他层和/或元件于是可以设置在一个层或另一层之间或者设置在一个元件或另一元件之间。

11、一个层或一个元件设置在两个另外的层或元件“之间”，在此和在下文中可以意味着，一个层或一个元件设置成直接地与两个另外的层或元件中的一个直接机械和/或电接触或者间接接触，并且与两个另外的层或元件中的另一个直接机械和/或电接触或者间接接触。在此，在间接接触时于是可以在一个层和两个另外的层中的至少一个之间或在一个元件和两个另外的元件中的至少一个之间设置其他层和/或元件。

12、根据至少一个实施方式，焊料金属层序列包括第一金属层、在第一金属层之上设置的阻挡层和在阻挡层和半导体芯片之间设置的第二金属层。焊料金属层序列也可以由第一金属层、阻挡层和第二金属层构成。

13、根据至少一个实施方式，焊料金属层序列包括：包含铟锡合金的第一金属层；在第一金属层之上设置的阻挡层和设置在阻挡层和半导体芯片之间的第二金属层，所述第二金属层包括金。优选地，在方法步骤e)之后，第一金属层在金属化层序列之上设置，阻挡层在第一金属层之上设置并且第二金属层在阻挡层之上设置。优选地，第一金属层由铟锡合金构成。优选地，第二金属层由金构成。

14、根据至少一个实施方式，为了产生第二金属层可以施加铟锡合金或者铟和锡可以单独地沉积。例如，首先沉积由锡构成的层，随后沉积由铟构成的层并且随后再次沉积由锡构成的层。铟和锡在室温下已经发生反应以形成合金。由此，在单独地沉积锡和铟时，在室温下从而直接在沉积之后已经至少部分地，优选完全地形成铟锡合金。如果铟锡合金仅部分地形成，那么在第二金属层中除了所述铟锡合金以外也还存在铟和锡。第二金属层也可以由铟锡合金或者铟锡合金和铟和锡构成。

15、根据至少一个实施方式，第二金属层的金的物质量大于第一金属层的锡的物质量。这证实为对于将半导体芯片接合在基板上而言是特别有利的。因此，在所产生的电子器件中，可以确保半导体芯片在基板上的固定的且持续的接合。尤其，在方法步骤f)中在连接层序列之内形成第三金属间层，所述第三金属间层包括至少一种式为au1-ysny的金锡合金，其中0.10≤y≤0.185。更尤其优选地，第三金属间层包括zeta(ζ)相的金锡合金。因此，形成第三金属间层，在所述第三金属间层中金的物质量大于铟的物质量。这种第三金属间层在其机械特性方面证实为是特别有利的并且与具有较高锡含量的金锡合金相比尤其是更能承受负荷的、更延展的且脆性明显更小。例如，zeta相的金锡合金与delta(δ)相的金锡合金相比是明显更能承受负荷的且更延展的。

16、用n表示的物质量间接地说明物质部分的粒子数。物质量n能由n＝m/m计算，其中m说明以g/mol为单位的摩尔质量并且m说明以g为单位的重量。物质量是本领域技术人员已知的。

17、根据至少一个实施方式，在第二金属层中的金的物质量是在第一金属层中的锡的物质量的至少两倍、优选至少三倍或四倍大。在此，金的物质量可以是锡的物质量的最大七倍大。

18、根据至少一个实施方式，在第一金属层中的铟与锡的物质量的比例位于0.04比0.96和0.2比0.8之间，优选位于0.06比0.94和0.18比0.82之间，尤其优选位于0.08比0.92和0.16比0.84之间，其中包括边界值。

19、根据至少一个实施方式，第二金属层的铟锡合金具有式inxsn1-x，其中0.04≤x≤0.2，优选0.06≤x≤0.18，特别优选0.08≤x≤0.16。优选地，第二金属层由式为inxsn1-x的铟锡合金构成，其中0.04≤x≤0.2。铟锡合金的这种组成已经证实为是特别有利的。由于小的铟份额，熔点与纯的锡相比降低，由此可以将方法步骤f)中的温度保持得小。此外，借助x＝0.2的最大铟份额可以确保，铟锡合金不在将半导体芯片施加到基板上之前已经在可选的其他方法步骤中熔化。令人意外地已经证实的是，金属化层序列的润湿特性在不超过铟含量x＝0.2时是最好的。

20、阻挡层设立用于，将第一金属层的金属，即铟和锡，首先与第二金属层的金分离，因为具有金的铟锡合金在室温下已经产生高熔点的相。因此，第一和第二金属层首先必须彼此分离。在达到铟锡合金的熔化温度之后，也必须将液态铟和液态锡或液态铟锡合金和第二金属层的金在方法步骤f)中彼此分离。这通过阻挡层确保。阻挡层也可以称作为暂时的扩散阻挡。阻挡层优选整面地设置在第一金属层和第二金属层之间。尤其，第一金属层和第二金属层不具有共同的边界面。

21、根据至少一个实施方式，阻挡层包含镍、钛或铂。镍、钛或铂可以是金属或是这些金属的化合物。钛化合物例如可以是tiywy-1或tiznz-1。优选地，阻挡层包括金属镍、钛或铂，特别优选镍或钛，或者由其构成。这些金属或化合物是特别有利的，因为这些金属或化合物在铟锡合金在方法步骤f)中熔化之后仅缓慢地并且延迟地与液态铟和锡或液态铟锡合金发生反应，进而确保金属化层序列由液态铟和锡或液态铟锡合金充分地润湿。

22、根据至少一个实施方式，在方法步骤f)中将通过方法步骤e)产生的装置加热直至240℃，优选200℃，特别优选190℃。在所述温度下，铟锡合金已经熔化。由于所述相对低的焊接温度，在冷却由基板和半导体芯片构成的装置时可以减小热感应的机械应力，尤其与使用纯的ausn焊料相比。由此，预防在机械负荷下半导体芯片从基板剥离并且在机械应力下不产生或几乎不产生裂纹。

23、式为inxsn1-x，其中0.04≤x≤0.2的铟锡合金尤其可以具有在190℃和225℃之间的熔点。熔点描述铟锡合金完全融化的温度(液相温度)。熔化过程尤其可以在170℃和200℃的温度之间已经开始(固相温度)。

24、通过使用铟锡合金inxsn1-x，其中0.04≤x≤0.2，与纯锡相比熔化温度减小。在x＝0.04的铟份额下，熔化温度已经位于224℃，由此所述熔化温度明显小于纯锡的为232℃的熔化温度。铟含量选择为越高，熔化温度就越低，直至达到sn0.48in0.52和大约121℃的熔化温度的共晶体。发明人在此已确定，铟锡合金的熔化温度不应低于180℃，因为否则存在如下风险：所述铟锡合金在具有施加的焊料金属层序列的半导体芯片的其他工艺步骤，如层压或分离工艺中，已经熔化并且与邻接的层发生反应。这应当被阻止，因为否则不再能确保半导体芯片在基板上的固定的且持久的接合。通过在第二金属层中将铟少量添加给锡，其中铟与锡的比例在0.04比0.96和0.20比0.80之间，其中包括边界值，一方面可以将在方法步骤f)中的加热温度保持得比在已知的焊接方法中更小。这造成由于在半导体芯片的材料和基板的材料之间的热膨胀性能的差异引起的应力减小。另一方面可以确保，第二金属层的铟锡合金在方法步骤e)或f)之前不熔化从而提前开始与邻接的层的不期望的反应。

25、在方法步骤f)中加热时，铟锡合金开始熔化。在此，将金属化层序列的表面用液态铟和液态锡或液态铟锡合金润湿，并且与金属化层序列的材料发生反应。同时，铟和锡或铟锡合金与阻挡层的材料，即尤其镍、钛或铂发生反应。由于存在阻挡层，铟和锡或铟锡合金与第二金属层的金的反应首先延迟。由此确保，金属化层序列充分地由液态铟和液态锡或者铟锡合金润湿。这在铟和锡或铟锡合金立即与第二金属层的金发生反应时不能被确保，因为所述反应可能产生高熔相并且铟和锡或铟锡合金不够长时间地是液态，以便确保金属化层序列的充分润湿和与金属化层序列的材料的反应。令人意外地，在第二金属层中的铟与锡的比例在0.04比0.96和0.20比0.80之间时，润湿是非常好的，其中包括边界值。

26、根据至少一个实施方式，在方法步骤f)中从铟和锡或铟锡合金与阻挡层的材料，尤其镍、钛或铂的反应中形成第二金属间层，所述第二金属间层包括铟、锡和阻挡层的材料或者由其构成。同时，从铟和锡或铟锡合金与金属化层序列的材料的反应中形成第一金属间层。尤其，在第一和第二金属间层之间还设置有第一金属层。剩余的液态铟和锡或液态的铟锡合金穿过形成的第二金属间层扩散到第二金属层中并且与金发生反应以形成高熔点的固相，其在此和在下文中称作为第三金属间层。第三金属间层包括铟、锡和金或者由其构成。通过根据本发明所使用的在第二金属层中比锡的物质量更高物质量的金，形成第三金属间层，在所述第三金属间层中金的物质量大于铟的物质量。

27、根据至少一个实施方式，形成包括至少一种金锡合金的第三金属间层，所述金锡合金的式为au1-ysny，其中0.10≤y≤0.185。更特别优选地，形成zeta相的金锡合金。除了式为au1-ysny，其中0.10≤y≤0.185的金锡合金或zeta相的金锡合金以外，可以形成其他金锡合金和/或金锡铟合金。更特别优选的是，第三金属间层的主要组成部分是式为au1-ysny，其中0.10≤y≤0.185的金锡合金或zeta相的金锡合金。尤其，第三金属间层不具有或几乎不具有如下合金，所述合金具有低于280℃的熔点。这种第三金属间层在其机械特性方面证实为是特别有利的，并且与具有更高锡含量或更低金含量的金锡合金相比尤其是更能承受负荷的、更延展的且脆性明显更小的。通过所述方法制造的电子器件由此相对于机械负荷是特别鲁棒的。

28、根据至少一个实施方式，在方法步骤f)之后进行方法步骤g)：g)在200℃和260℃之间，包含边界值的温度下将通过f)产生的装置退火。所述退火优选可以执行1小时至八小时。通过退火可以有效地禁止在第三金属间层之内形成熔点低于280℃的的化合物或合金。

29、根据至少一个实施方式，在方法步骤f)中形成在基板和半导体芯片之间的连接层序列。经由连接层序列，半导体芯片固定在基板上。连接层序列包括第一金属间层、第二金属间层和第三金属间层。

30、根据至少一个实施方式，第一金属间层在基板之上设置，第二金属间层在第一金属间层之上设置并且第三金属间层在第二金属间层之上设置。

31、根据至少一个实施方式，金属化层序列包括设置在基板之上的第一层，所述第一层包括镍或由镍构成。金属化层序列也可以由第一层构成。在方法步骤f)中形成的第一金属间层可以根据本实施方式包括铟、锡和镍或由这些金属构成。因此，根据本实施方式，第一和第二金属间层包含铟、锡和镍或由这些金属构成。

32、根据至少一个实施方式，金属化层序列包括：设置在基板之上的第一层，所述第一层包括镍；和设置在第一层之上的第二层，所述第二层包括钯。第二层也可以由钯构成。

33、根据至少一个实施方式，金属化层序列包括设置在第一或第二层之上的第三层，所述第三层包括金。第三层也可以由金构成。

34、根据至少一个实施方式，金属化层序列由第一层和第三层构成或者由第一层、第二层和第三层构成。

35、根据至少一个实施方式，在方法步骤e)中将半导体芯片施加在基板上，使得焊料金属层序列的第一金属层施加到金属化层序列的第三层上。在方法步骤f)中形成的第一金属间层根据本实施方式可以包括铟、锡、金、钯和镍或由这些金属构成。

36、根据至少一个实施方式，阻挡层具有在5nm和200nm之间，包含边界值的层厚度。借助所述层厚度，可以确保铟和锡或铟锡合金与第二金属层的金的反应的足够的延迟，以便金属化层序列充分地由液态铟锡合金润湿。

37、根据至少一个实施方式，第一金属层具有在750nm和3μm之间，包含边界值的层厚度。

38、尤其，焊料金属层序列的和金属化层序列的各个层的层厚度彼此协调，使得在方法步骤f)中铟和锡或铟锡合金尽可能完全地反应完，并且确保，液态铟锡合金与焊料金属层序列的第二金属层的金和金属化层序列的第一层的镍发生反应。由此，优选地，在方法步骤f)之后，第一金属间层、第二金属间层和第三金属间层设置在半导体芯片和基板之间。

39、根据至少一个实施方式，焊料金属层序列的第二金属层具有在500nm和2μm之间，包含边界值的层厚度。

40、根据至少一个实施方式，金属化层序列的第一层具有在2μm和4μm之间，包含边界值，例如为3μm的层厚度。

41、根据至少一个实施方式，金属化层序列的第二层具有在10nm和20nm之间，包含边界值的层厚度。

42、根据至少一个实施方式，焊料金属层序列包括包含金的防氧化保护层和第二阻挡层。第一金属层在此在第二阻挡层之上设置并且第二阻挡层在防氧化保护层之上设置。防氧化保护层用于，保护第一金属层防止氧化。铟和/或锡的氧化或部分氧化造成金属化层序列的差的润湿从而应当被避免。尤其，铟是非常氧化敏感的。所述实施方式在如下情况下是尤其有利的，包括焊料金属层序列的半导体芯片在施加到基板上之前，即在方法步骤e)之前存放一定时间。

43、根据至少一个实施方式，第二阻挡层包含镍、钛或铂。镍、钛或铂可以是金属或是这些金属的化合物。钛化合物例如可以是tiywy-1或是tiznz-1。优选地，第二阻挡层包括金属镍、钛或铂，特别优选包括钛，或由其构成。第二阻挡层用于，在室温下并且尤其在半导体芯片存放期间防止铟锡合金与防氧化保护层的金之间的反应。第二阻挡层的金属或化合物与铟锡合金在方法步骤f)中仅缓慢地发生反应。为了仍然确保金属化层序列由液态铟锡合金充分地润湿，第二阻挡层与阻挡层相比优选具有明显更小的层厚度。为了在方法步骤f)中确保金属化层序列的充分润湿，第二阻挡层尤其具有在3nm和10nm之间，包含边界值，优选在5nm和10nm之间，包含边界值的层厚度。阻挡层根据本实施方式尤其可以具有在20nm和200nm之间，包含边界值的层厚度。

44、根据至少一个实施方式，防氧化保护层具有在50nm和100nm之间，包含边界值的层厚度。在低于50nm的情况下，所述防氧化保护层是不够严密的，以便确保充分地保护第一金属层防止氧化。高于100nm的层厚度应当被避免，以便确保金属化层序列的充分润湿。

45、在方法步骤f)中加热时，铟锡合金开始熔化。在此，所述铟锡合金首先与第二阻挡层的材料，即尤其镍、钛或铂发生反应，并且紧接着与防氧化保护层的金发生反应。紧接着进行金属化层序列由液态铟锡合金的润湿。为了确保充分的润湿，所述润湿必须在铟锡合金与第二金属层的金反应之前开始。这尤其可以通过选择第二阻挡层的、防氧化保护层的和阻挡层的层厚度进行。特别优选地，阻挡层具有在20nm和200nm或100nm之间，包含边界值的层厚度，第二阻挡层具有在5nm和10nm之间，包含边界值的层厚度，并且防氧化保护层具有在50nm和100nm之间，包含边界值的层厚度。

46、根据至少一个实施方式，在方法步骤f)中从铟和锡或铟锡合金与阻挡层的材料，尤其镍、钛或铂的反应中形成第二金属间层，所述第二金属间层包括铟、锡和阻挡层的材料或由其构成。同时，第一金属间层从铟和锡或铟锡合金与第二阻挡层的材料、金属化层序列和防氧化保护层的金的反应中形成。尤其，在第一和第二金属间层之间还设置有第一金属层。剩余的液态铟和锡或液态的铟锡合金穿过形成的第二金属间层扩散到第二金属层中并且与金发生反应以形成高熔点的固相，以形成第三金属间层。第三金属间层包括铟、锡和金或由其构成。

47、根据至少一个实施方式，金属化层序列的第三层具有在3nm和5nm之间，包含边界值的层厚度。第三层应当不超过5nm的层厚度，以便确保，由铟锡合金与金形成的高熔相不变得过厚从而仍然可以确保，液态铟锡合金推进至金属化层序列的第一层的镍并且与其发生反应。

48、根据至少一个实施方式，基板，尤其导线框架可以包括铜。经由导线框架可以电接触半导体芯片。

49、根据至少一个实施方式，半导体芯片是具有有源层的层序列，所述有源层设立用于发射电磁辐射。

50、将“层序列”在该上下文中理解为包括多于一层的层序列，例如p型掺杂的和n型掺杂的半导体层的序列，其中所述层上下相叠地设置并且其中包含至少一个有源层，所述有源层发射电磁辐射。

51、层序列可以构成为外延层序列或构成为具有外延层序列的发射辐射的半导体芯片，即构成为外延生长的半导体层序列。在此，层序列例如可以基于ingaaln构成。基于ingaaln的半导体芯片和半导体层序列尤其是如下半导体芯片和半导体层序列，其中外延制造的半导体层序列具有由不同单层构成的层序列，所述层序列包含至少一个单层，所述单层具有出自iii-v族化合物半导体材料体系inxalyga1-x-yn的材料，其中0≤x≤1，0≤y≤1并且x+y≤1。具有基于ingaaln的至少一个有源层的半导体层序列例如可以发射在紫外至蓝色的波长范围内的电磁辐射。

52、有源半导体层序列除了有源层以外可以包括其他功能性层和功能性区域，例如p型掺杂的或n型掺杂的载流子传输层，即电子或空穴传输层，未掺杂的或p型掺杂的或n型掺杂的限制层、包覆层或波导层、阻挡层、平坦化层、缓冲层、保护层和/或电极以及由其构成的组合。此外，例如可以在半导体层序列的背离生长衬底的侧上施加有一个或多个镜层。在此所描述的结构、有源层或其他功能性层和相关区域，对于本领域技术人员尤其在构造、功能和结构方面是已知的从而在该处不进行进一步阐述。

53、提出一种电子器件。电子器件优选借助如结合一个或多个上述实施方式所给出的方法之一制造。因此，用于方法的所有特征也对于器件公开并且反之亦然。

54、根据至少一个实施方式，器件是用于产生辐射或光的光电子器件。

55、提出一种包括基板和设置在基板之上的半导体芯片的电子器件。在半导体芯片和基板之间设置有连接层序列。尤其，半导体芯片经由连接层序列固定在基板上。

56、根据至少一个实施方式，连接层序列包括第一金属间层、第二金属间层和第三金属间层。尤其，第一金属间层设置在基板之上，第二金属间层设置在第一金属间层之上并且第三金属间层设置在第二金属间层之上。连接层序列也可以由第一、第二和第三金属间层构成。

57、根据至少一个实施方式，包括镍或由镍构成的第一层设置在基板和连接层序列之间，尤其设置在基板和第一金属间层之间。

58、根据至少一个实施方式，连接层序列的第一金属间层包括锡、铟和镍；锡、铟、镍和钯；锡、铟、镍、钯和金或锡、铟、镍和金或由这些金属构成。

59、根据至少一个实施方式，连接层序列的第一金属间层包括锡、铟、金和镍；锡、铟、镍、金和钯；锡、铟、镍、钯和金或锡、铟、镍和金或由这些金属构成。所述实施方式在如下情况下是优选的：焊料金属层序列包括包含镍的第二阻挡层和防氧化保护层。

60、根据至少一个实施方式，连接层序列的第一金属间层包括锡、铟、金、钛和镍；锡、铟、金、钛、镍和钯；锡、铟、金、钛、镍和钯或锡、铟、镍、金和钛或由这些金属构成。所述实施方式在如下情况下是优选的：焊料金属层序列包括包含钛的第二阻挡层和防氧化保护层。

61、根据至少一个实施方式，连接层序列的第一金属间层包括锡、铟、金、铂和镍；锡、铟、金、铂、镍和钯；锡、铟、金、铂、镍和钯或锡、铟、镍、金和铂或由这些金属构成。所述实施方式在如下情况下是优选的：焊料金属层序列包括包含铂的第二阻挡层和防氧化保护层。

62、根据至少一个实施方式，连接层序列的第一金属间层包括锡、铟、金、钛化合物和镍；锡、铟、金、钛化合物、镍和钯；锡、铟、金、钛化合物、镍和钯或锡、铟、镍、金和钛化合物或由这些金属构成。所述实施方式在如下情况下是优选的：焊料金属层序列包括包含钛化合物的第二阻挡层和防氧化保护层。

63、根据至少一个实施方式，第二金属间层包括锡、铟和钛化合物；锡、铟和镍；锡、铟和铂或锡、铟和钛，或者由锡、铟和钛化合物；锡、铟和镍；锡、铟和铂或锡、铟和钛构成。

64、根据至少一个实施方式，连接层序列的第三金属间层包括铟、锡和金或由这些金属构成。尤其，金的物质量大于锡的物质量。

65、根据至少一个实施方式，第三金属间层包括至少一种式为au1-ysny的金锡合金，其中0.10≤y≤0.185。更特别优选地，形成zeta相的金锡合金。除了式为au1-ysny，其中0.10≤y≤0.185的金锡合金或zeta相的金锡合金以外，其他金锡合金和/或金锡铟合金可以包含在第三金属间层中。更特别优选的是，第三金属间层的主要组成部分是式为au1-ysny的金锡合金，其中0.10≤y≤0.185或zeta相的金锡合金。这种第三金属间层在其机械特性方面已经证实为是特别有利的，并且与具有较高锡含量、或较低金含量的金锡合金相比尤其是更能承受负荷的、更延展的且脆性明显更小的。由此，电子器件相对于机械负荷是特别稳定的。

66、根据至少一个实施方式，在半导体芯片和连接层序列之间设置有附着层。附着层可以是一个或多个金属层。金属例如可以选自：铂、钛和金。

67、根据至少一个实施方式，半导体芯片设置在基板上。基板例如可以是蓝宝石基板。

68、根据至少一个实施方式，半导体芯片设置在载体上。载体例如可以是包括硅或由硅构成的载体。