一种低导通电阻的功率器件及制造方法

本发明涉及一种低导通电阻的功率器件及制造方法，属于功率半导体器件结构设计及制造。

背景技术：

1、以碳化硅为代表的第三代半导体材料所制作的器件具有高频、高压、耐高温、抗辐射等优异的工作能力，能够实现更高的功率密度和更高的效率。碳化硅（sic）功率mosfet作为sic开关器件的代表，具有开关损耗低、工作频率高等优点，现已广泛应用于电力电子领域。目前sic功率mosfet有两种技术路线：平面栅结构和沟槽栅结构，其中，沟槽栅结构因其更高的沟道迁移率、更小的元胞尺寸，拥有更好的导通能力。但是，沟槽栅结构在沟槽底部拐角处存在电场峰值，容易造成拐角处半导体雪崩击穿和器件栅介质层退化，三维沟槽拐角处的电场峰值更大，器件的击穿电压进一步下降，降低了器件的可靠性。为解决该问题，电场屏蔽区被引入沟槽栅功率器件中。但在传统的沟槽栅功率器件中，电场屏蔽区域之间相互孤立，没有固定的电位，需额外解决屏蔽区的电位问题，否则会带来开关速度降低、导通电阻退化、器件雪崩浪涌可靠性降低等问题。为解决屏蔽区接地问题，传统沟槽栅mosfet器件需要牺牲器件的有源区面积，降低器件的导通效率。

技术实现思路

1、本发明所要解决的技术问题是提供一种低导通电阻的功率器件，对器件结构进行创新，打破原有问题限制，提高器件的导通效率和可靠性。

2、本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种低导通电阻的功率器件，包括各个第二导电类型电场屏蔽区、各个金属件、预设厚度的各个导电源区件，以及自下至上依次堆叠设置的底部金属层、第一导电类型衬底、第一导电类型外延层、第二导电类型体区层；

3、其中，各个导电源区件的结构尺寸彼此相同，导电源区件表面为正多边形，以相邻导电源区件彼此相对边之间位置对应、且保持预设间距，各导电源区件分布设置于第二导电类型体区层上表面，第二导电类型体区层上表面的非导电源区件覆盖区域内嵌设置栅极沟槽，栅极沟槽的内底面和内侧壁均覆盖设置栅极介质层，栅极介质层包围区域中填充设置栅极；

4、各个金属件分别一一对应设置于各导电源区件的上表面；不同方向栅极沟槽之间相交位置构成栅极沟槽节点，第二导电类型电场屏蔽区的数量与栅极沟槽节点的数量相等，各个第二导电类型电场屏蔽区设置于第一导电类型外延层中，且各个第二导电类型电场屏蔽区分别设置于对应栅极沟槽节点的外底部，且各个第二导电类型电场屏蔽区分别延伸至其对应栅极沟槽节点所连第二导电类型体区层区域接触。

5、作为本发明的一种优选技术方案：上表面未设置金属件的各导电源区件分别通过电连接方式、直接或间接经其它导电源区件连接金属件。

6、作为本发明的一种优选技术方案：所述导电源区件包括彼此相同正多边形表面形状的第二导电类型源区与第一导电类型源区，且该正多边形即为导电源区件表面的正多边形形状，第二导电类型源区的厚度与第一导电类型源区的厚度均等于导电源区件的厚度，第一导电类型源区的外径大于第二导电类型源区的外径，第二导电类型源区贯穿嵌于第一导电类型源区中，第二导电类型源区表面所在面与第一导电类型源区表面所在面彼此平行，且第二导电类型源区的两表面所在面分别与第一导电类型源区对应侧的表面所在面相共面，第二导电类型源区的中心位置与第一导电类型源区的中心位置彼此重叠，且第二导电类型源区各侧边分别与第一导电类型源区各侧边彼此一一对应平行；关于上表面设置金属件的各导电源区件，在垂直于导电源区件表面方向上，第二导电类型源区的投影位于其对应金属件的投影内，且金属件的投影位于其对应导电源区件的投影内。

7、作为本发明的一种优选技术方案：所述各第二导电类型电场屏蔽区分别覆盖其对应栅极沟槽节点外底部的区域、占对应栅极沟槽节点外底部区域的比例位于四分之一上下预设波动范围内。

8、作为本发明的一种优选技术方案：所述各第二导电类型电场屏蔽区分别覆盖其对应栅极沟槽节点外底部的全部区域，且各第二导电类型电场屏蔽区一周分别延伸至其对应栅极沟槽节点一周所连第二导电类型体区层区域接触。

9、作为本发明的一种优选技术方案：在垂直于栅极沟槽节点外底部表面方向上，各第二导电类型电场屏蔽区投影呈对称形状。

10、作为本发明的一种优选技术方案：在垂直于栅极沟槽节点外底部表面方向上，各第二导电类型电场屏蔽区投影呈四边形、圆形、三角形、六边形。

11、作为本发明的一种优选技术方案：第一导电类型衬底和第二导电类型电场屏蔽区具有第一离子掺杂浓度，第一导电类型外延层和第二导电类型体区层具有第二离子掺杂浓度，第二导电类型源区和第一导电类型源区具有第三离子掺杂浓度，其中，第一离子掺杂浓度大于或等于第二离子掺杂浓度，第三离子掺杂浓度大于第二离子掺杂浓度。

12、作为本发明的一种优选技术方案：所述导电源区件的正多边形表面为正三边形、正四边形、正六边形。

13、与上述相对应，本发明还要解决的技术问题是提供一种低导通电阻的功率器件的制作方法，针对结构设计，依次设计结构构建过程，高效实现设计器件的制作，提供制作工作效率。

14、本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种低导通电阻的功率器件的制作方法，包括如下步骤：

15、步骤a. 基于第一导电类型衬底上表面生长构建第一导电类型外延层，再在第一导电类型外延层上表面构建各个第二导电类型体区层；

16、步骤b. 应用离子注入工艺，分别在各个第二导电类型体区层上表面形成第二导电类型源区和第一导电类型源区，由各第二导电类型体区层上表面的第二导电类型源区和第一导电类型源区构成导电源区件；

17、步骤c. 在相邻第二导电类型体区层之间，应用刻蚀工艺构建栅极沟槽，并使用化学气相沉积工艺在栅极沟槽的内底面和内侧壁形成栅介质层；使用化学气相沉积工艺在栅极沟槽内沉积栅极材料并形成栅极；

18、步骤d. 分别针对不同方向栅极沟槽之间相交位置所构成的各个栅极沟槽节点，通过倾斜离子注入的方式，在栅极沟槽节点外底部形成第二导电类型电场屏蔽区，并且第二导电类型电场屏蔽区延伸至其对应栅极沟槽节点所连第二导电类型体区层区域接触；

19、步骤e. 分别针对各个导电源区件，使用溅射工艺，在导电源区件上表面形成金属件，且金属件与第二导电类型源区、第一导电类型源区连接；

20、步骤f. 在第一导电类型衬底的下表面上制作底部金属层。

21、本发明所述一种低导通电阻的功率器件及制造方法，采用以上技术方案与现有技术相比，具有以下技术效果：

22、本发明所设计一种低导通电阻的功率器件中，栅极沟槽因其更高的沟道迁移率、更小的元胞尺寸而拥有更好的导通能力，并且引入第二导电类型电场屏蔽区设计，针对栅极沟槽底部拐角处存在的电场峰值，最大限度避免拐角处半导体雪崩击穿和器件栅介质层退化，降低栅极沟槽拐角处的电场峰值，提高器件的击穿电压下降，保证了器件的可靠性；此外，设计提出关于第二导电类型电场屏蔽区的新型元胞结构，将第二导电类型电场屏蔽区设置在栅极沟槽节点下方，且随各栅极沟槽节点排布，第二导电类型电场屏蔽区和第一导电类型外延层之间形成耗尽层，可以有效降低栅极介质层中的电场强度，防止栅极介质层击穿，提高器件击穿电压；同时本发明结构从元胞结构上解决了第二导电类型电场屏蔽区的电位浮空问题，提升器件的雪崩浪涌可靠性；

23、本发明设计器件从元胞结构上解决了传统mosfet器件中电场屏蔽区电位浮空的问题，不需要额外牺牲有源区面积，同时避免浮空的电场屏蔽区带来的开关速度降低、导通电阻退化等问题，提高器件的开关频率，降低开关损耗；并且本发明设计器件中各第二导电类型电场屏蔽区随各栅极沟槽节点排布，且将第二导电类型电场屏蔽区设置在栅极沟槽节点的下方，保护栅极介质层电场，同时，相邻第二导电类型电场屏蔽区之间的栅极沟槽不会被第二导电类型电场屏蔽区和第一导电类型外延层之间的耗尽层夹断，最大程度地保留栅极沟槽区面积，确保器件导通的电流密度，提升器件导通效率，降低器件比导通电阻；

24、本发明设计的元胞结构，具有创新的元胞结构，实现了器件反向耐压与可靠性、以及正向导通效率的同步提升，克服了现有结构的缺点：1）沟槽底部设置电场屏蔽区所存在屏蔽区电位浮空的问题，需要从版图布局上将电场屏蔽区接地，降低了器件比导通电阻；2）采用非对称的半包沟槽结构，不需要额外对电场屏蔽区进行接地处理，但牺牲了沟道区的一半面积；3）采用双极沟槽结构，将器件源级做成沟槽结构，通过两侧源级沟槽底部的第二导电类型屏蔽区保护栅极沟槽底部，但此方案引入了jfet区电阻，同时增大了元胞面积，降低了器件导通效率。