一种芯片封装结构的制作方法

本申请实施例属于芯片封装，具体涉及一种芯片封装结构。

背景技术：

1、随着功率器件在各行各业的应用范围逐渐扩大，产品本身过载电流能力逐渐增大，受传统封装键合使用键合线最大尺寸本身存在电流瓶颈，无法满足产品要求。

技术实现思路

1、本申请实施例的目的用以解决或缓解上述由于现有中的技术问题，本申请采用采用新封装工艺，变更键合线工艺，以达到产品过载电流能力需求。

2、本申请实施例提供了一种芯片封装结构，包括：芯片和塑封体；

3、所述塑封体设置在所述芯片外围；

4、所述芯片上表面设置有多个间隔设置的第一柱状孔，所述第一柱状孔设置在所述芯片中；

5、在所述塑封体中设置有与所述第一柱状孔位置对应的第二柱状孔；

6、所述第一柱状孔中设置有第一导电层，所述第二柱状孔中设置有键合线，所述塑封体上表面平铺设置有第二导电层，所述第二导电层与所述键合线连通。

7、作为本申请一优选实施例，所述第一导电层与所述芯片内部的电路连通。

8、作为本申请一优选实施例，所述芯片上方的塑封体的厚度小于芯片的厚度。

9、作为本申请一优选实施例，所述第一柱状孔的孔径不大于所述第二柱状孔的孔径。

10、作为本申请一优选实施例，所述第二柱状孔的孔径为0.7-2微米。

11、作为本申请一优选实施例，所述第一导电层和第二导电层均为金属铜。

12、与现有技术相比，本申请实施例提供了一种芯片封装结构，包括：芯片本体和塑封体；所述塑封体设置在所述芯片外围；所述芯片上表面设置有多个间隔设置的第一柱状孔，所述第一柱状孔设置在所述芯片中；在所述塑封体中设置有与所述第一柱状孔位置对应的第二柱状孔；所述第一柱状孔中设置有第一导电层，所述第二柱状孔中设置有键合线，所述塑封体上表面平铺设置有第二导电层，所述第二导电层与所述键合线连通。本申请采用采用新封装工艺，变更键合线工艺，以达到产品过载电流能力需求。

技术特征：

1.一种芯片封装结构，其特征在于，包括：芯片和塑封体；

2.如权利要求1所述的一种芯片封装结构，其特征在于，所述第一导电层与所述芯片内部的电路连通。

3.如权利要求1所述的一种芯片封装结构，其特征在于，所述芯片上方的塑封体的厚度小于芯片的厚度。

4.如权利要求1所述的一种芯片封装结构，其特征在于，所述第一柱状孔的孔径不大于所述第二柱状孔的孔径。

5.如权利要求1所述的一种芯片封装结构，其特征在于，所述第二柱状孔的孔径为0.7-2微米。

6.如权利要求1所述的一种芯片封装结构，其特征在于，所述第一导电层和第二导电层均为金属铜。

技术总结
本申请实施例提供了一种芯片封装结构，包括：芯片和塑封体；所述塑封体设置在所述芯片外围；所述芯片上表面设置有多个间隔设置的第一柱状孔，所述第一柱状孔设置在所述芯片中；在所述塑封体中设置有与所述第一柱状孔位置对应的第二柱状孔；所述第一柱状孔中设置有第一导电层，所述第二柱状孔中设置有键合线，所述塑封体上表面平铺设置有第二导电层，所述第二导电层与所述键合线连通。本申请采用采用新封装工艺，变更键合线工艺，以达到产品过载电流能力需求。

技术研发人员：张帅,俞江彬
受保护的技术使用者：上海韦尔半导体股份有限公司
技术研发日：20230310
技术公布日：2024/1/14