本技术实施例涉及半导体技术,尤其涉及导体结构。
背景技术:
1、一些电子装置,例如处理器、记忆装置或其它种类的电子设备,都包括将前段工艺(front end of line,feol)区域中的晶体管电性连接到后段工艺(back end of line,beol)区域的中段工艺(middle end of line,meol)区域。后段工艺(beol)区域或中段工艺(meol)区域可包括介电层及形成在介电层中的导孔插塞(via plugs)。一个插塞可包括一种或多种用于电性连接的金属。
技术实现思路
1、本实用新型实施例的目的在于提出一种半导体结构,以解决上述至少一个问题。
2、本实用新型实施例提供一种半导体结构,包括一栅极结构,毗邻于一源极/漏极结构;一籽晶层,形成于该栅极结构上方;以及一栅极导孔,形成于该籽晶层上方且通过该籽晶层电性连接至该栅极结构,其中该栅极导孔的一底面的宽度约相等于该籽晶层的一顶面的宽度且该籽晶层的该顶面与该栅极导孔的该底面齐平。
3、根据本实用新型其中的一个实施方式,该栅极导孔具有一至少为2的深宽比。
4、根据本实用新型其中的一个实施方式,该籽晶层的高度对该栅极导孔的高度的比例介于0.125至1.0。
5、根据本实用新型其中的一个实施方式,于该籽晶层上方的该栅极导孔基本上没有接缝。
6、根据本实用新型其中的一个实施方式,于该栅极导孔与该籽晶层间的一界面基本上没有空隙。
7、根据本实用新型其中的一个实施方式,该籽晶层的该顶面高于毗邻该籽晶层的蚀刻停止层的一顶部。
8、根据本实用新型其中的一个实施方式,该籽晶层的该顶面齐平于毗邻该籽晶层的蚀刻停止层的一顶面。
9、根据本实用新型其中的一个实施方式,还包括:一间隙物,包围该栅极结构;一蚀刻停止层,于该栅极结构上方;以及一介电层,于该蚀刻停止层上方。
10、根据本实用新型其中的一个实施方式,该介电层的高度与该蚀刻停止层的高度比例介于1.0至13.4。
11、根据本实用新型其中的一个实施方式,该栅极结构的宽度与该间隙物的宽度比例介于0.01至100。
1.一种半导体结构,其特征在于,包括:
2.如权利要求1所述的半导体结构,其特征在于,该栅极导孔具有一至少为2的深宽比。
3.如权利要求1所述的半导体结构,其特征在于,该籽晶层的高度对该栅极导孔的高度的比例介于0.125至1.0。
4.如权利要求1所述的半导体结构,其特征在于,于该籽晶层上方的该栅极导孔基本上没有接缝。
5.如权利要求1所述的半导体结构,其特征在于,于该栅极导孔与该籽晶层间的一界面基本上没有空隙。
6.如权利要求1所述的半导体结构,其特征在于,该籽晶层的该顶面高于毗邻该籽晶层的蚀刻停止层的一顶部。
7.如权利要求1-6中任一项所述的半导体结构,其特征在于,该籽晶层的该顶面齐平于毗邻该籽晶层的蚀刻停止层的一顶面。
8.如权利要求1所述的半导体结构,其特征在于,还包括:
9.如权利要求8所述的半导体结构,其特征在于,该介电层的高度与该蚀刻停止层的高度比例介于1.0至13.4。
10.如权利要求8所述的半导体结构,其特征在于,该栅极结构的宽度与该间隙物的宽度比例介于0.01至100。