背景技术：
1、本发明通常涉及半导体器件制造，并且更具体地，涉及堆叠的晶体管器件。
2、例如通过形成使用两个相反极性的连接器件的互补场效应晶体管，在彼此之上形成晶体管器件可以有助于增加集成式电路的区域密度。然而，当形成彼此之上的晶体管器件时，形成到下部器件的触点可能是具有挑战性的，特别是在水平相邻器件之间具有紧密间距的情况下。当形成堆叠的器件时，触点可能需要穿透多个层以到达下面的器件。虽然在触点和器件之间的界面处的较大表面面积有助于减小电阻，但是增加下部器件的大小可能难以使相邻器件靠近。此外，针对非常靠近在一起的器件而被形成的电接触产生在触点和上部器件之间的电短路的风险，以及产生到相邻器件的短路的风险。
技术实现思路
1、一种半导体器件包括衬底上的第一下部器件和第二下部器件。第一上部器件在第一下部器件之上，并且第二上部器件在第二下部器件之上。第一下部触点从第一上部器件上方的一定高度延伸，并且与第一下部器件的顶部表面和侧壁表面电接触，并且在第一上部器件下方横向延伸。第二下部触点从第二上部器件上方的一定高度延伸，并且与第二下部器件的顶部表面和侧壁表面电接触，并且在第二上部器件下方横向延伸。第一下部触点从第一上部器件上方的一定高度延伸，并且与第一下部器件的顶部表面和侧壁表面电接触。第二下部触点从第二上部器件上方的一定高度延伸，并且与第二下部器件的顶部表面和侧壁表面电接触。绝缘屏障位于第一下部触点和第二下部触点之间。绝缘屏障在到下部器件的触点之间提供可靠的电隔离，而没有在相邻结构之间短路的风险。此外，上部器件下方的下部触点的横向延伸增加了下部触点和下部器件之间的界面的表面积，这减小了电阻。
2、一种形成半导体器件的方法包括在衬底上的第一下部器件和第二下部器件之上形成占位体结构。第一上部器件和第二上部器件在相应的第一下部器件和第二下部器件之上的电介质层上被形成。占位体结构被选择性地蚀刻掉以暴露第一下部器件和第二下部器件中的每一者的顶部表面和侧壁表面。沉积导电材料，其与第一下部器件和第二下部器件中的每一者的顶部表面和侧壁表面电接触。在导电材料中蚀刻沟槽，该沟槽将导电材料分成第一下部触点和第二下部触点。在沟槽中形成屏障结构以电隔离第一下部触点和第二下部触点。该屏障结构提供了在到下部器件的触点之间分开的可靠的电隔离，而没有在相邻结构之间短路的风险。此外，占位体结构在上部器件下方产生针对下部触点的横向延伸的空间，这增加了下部触点和下部器件之间的界面的表面积并且减小了电阻。
3、一种形成半导体器件的方法包括在一对下部器件之上和其之间形成占位体结构。在占位体结构之上形成电介质层。占位体结构被蚀刻掉以在一对下部器件和电介质层之间留下间隙。沉积导体以填充间隙。在导体中蚀刻沟槽以形成到该一对下部器件中的每个器件的触点。沟槽在到下部器件的触点之间提供可靠的电隔离，而没有在相邻结构之间短路的风险。此外，占位体针对上部器件下方的下部触点提供了横向延伸，这增加了下部触点和下部器件之间的界面的表面积并且减小了电阻。
4、根据以下结合附图阅读的对本发明的说明性实施例的详细描述，这些和其它特征和优点将变得显而易见。
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其中所述绝缘屏障包括由不同的电介质材料形成的电介质衬垫和电介质填充物。
3.根据权利要求2所述的半导体器件，其中所述电介质衬垫由高k电介质材料形成，并且所述电介质填充物由二氧化硅形成。
4.根据权利要求1所述的半导体器件，其中所述第一下部触点具有与所述第二下部触点的宽度不同的宽度。
5.根据权利要求1所述的半导体器件，其中所述衬底包括在所述第一下部器件和所述第二下部器件之间的浅沟槽隔离sti区域，并且其中所述绝缘屏障延伸到所述sti区域的顶部表面下方的一定深度。
6.根据权利要求1所述的半导体器件，其中所述第一下部触点的、在所述第一上部器件的下方横向延伸的部分中的侧壁是倾斜的。
7.根据权利要求1所述的半导体器件，其中所述第一下部触点与所述第一下部器件的源极/漏极部分电接触，并且所述第二下部触点与所述第二下部器件的源极/漏极部分电接触。
8.根据权利要求1所述的半导体器件，还包括后端线路beol层，所述beol层包括与所述第一下部触点电接触的第一线路以及与所述第二下部触点电接触的第二线路。
9.根据权利要求1所述的半导体器件，其中所述第一下部触点和所述第二下部触点没有空隙。
10.一种形成半导体器件的方法，包括：
11.根据权利要求10所述的方法，其中形成所述屏障结构包括：
12.根据权利要求11所述的方法，其中所述第一电介质材料是高k电介质材料，并且所述第二电介质材料是二氧化硅。
13.根据权利要求10所述的方法，其中蚀刻所述沟槽包括各向异性蚀刻，所述各向异性蚀刻延伸到所述衬底的顶部表面下方的一定深度。
14.根据权利要求10所述的方法，其中蚀刻所述沟槽包括在所述导电材料的偏离中心位置处蚀刻所述沟槽，使得所述第一下部触点被形成为具有比所述第二下部触点更大的宽度。
15.根据权利要求10所述的方法，其中形成所述占位体结构包括：
16.根据权利要求15所述的方法，其中沉积所述占位体材料包括共形沉积工艺。
17.根据权利要求15所述的方法，其中蚀刻掉所述第一电介质材料留下所述第一电介质材料的、覆盖所述第一下部器件和所述第二下部器件中的每一者的第二侧壁的部分。
18.一种形成半导体器件的方法，包括：
19.根据权利要求18所述的方法，还包括在所述沟槽中形成屏障结构以电隔离所述触点。
20.根据权利要求18所述的方法，其中蚀刻所述沟槽包括在所述导体的偏离中心位置处蚀刻所述沟槽，使得第一触点被形成为具有比第二触点更大的宽度。