一种半导体器件的制备方法与流程

本技术涉及半导体，具体地，涉及一种半导体器件的制备方法。

背景技术：

1、随着集成电路尺寸的减小，目前的研究致力于增大半导体衬底的单位面积上有源器件的密度，器件间的有效绝缘隔离变得更加重要。现有技术中形成隔离区域的方法主要有局部氧化隔离（local oxidation of silicon，简称locos）工艺或浅沟槽隔离（shallowtrench isolation，简称sti）工艺。locos工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长氧化硅，有源器件在氮化硅所确定的区域生成。但是locos工艺只适用于大尺寸器件的设计和制造。

2、随着半导体工艺进入深亚微米时代，0.18μm以下的器件例如mos电路的有源区隔离层已大多采用sti工艺来制作。sti工艺具有电性隔离效果好、占用面积小等优点，其可减少占用半导体衬底表面的面积、增加器件的集成度、保持表面平坦度、较少通道宽度侵蚀等。

3、但是随着工艺尺寸的减小，sti应力效应也越来越明显，sti应力效应影响掺杂区的掺杂离子扩散，因而进一步加剧反向窄沟道效应（inverse narrow width effect，inwe）。由于反向窄沟道效应，半导体器件的阈值电压随着沟道宽度的减小而减小，导致半导体器件的一致性变差。

技术实现思路

1、鉴于上述问题，本技术的目的在于提供一种半导体器件的制备方法，对掺杂区的离子浓度进行补偿，从而抑制半导体器件的反向窄沟道效应（inverse narrow widtheffect，inwe）。

2、根据本发明的一方面，提供一种半导体器件的制备方法，包括：在半导体层中形成掺杂区；在所述半导体层的第一表面形成绝缘层，并且形成从绝缘层远离半导体层的表面延伸至半导体层内部的沟槽，所述沟槽包括上部、下部以及上部和下部之间的顶角，所述掺杂区与所述沟槽邻接；形成第一氧化层、隔离层以及第二氧化层，所述第一氧化层覆盖所述沟槽下部的内壁以及所述顶角，所述隔离层共形地覆盖所述第一氧化层以及所述上部的内壁，所述第二氧化层覆盖所述隔离层，并且填充所述沟槽；以及去除所述沟槽上部内的第二氧化层和部分的绝缘层；其中，在形成第二氧化层之后，或者在去除所述沟槽上部内的第二氧化层和部分的绝缘层之后还包括对所述沟槽的顶角进行离子注入的步骤。

3、可选地，对所述沟槽的顶角进行离子注入的方法包括：形成第二氧化层之后，去除沟槽中部分的第二氧化层，在沟槽中形成空腔，其中，剩余的第二氧化层的高度高于顶角的高度；在所述绝缘层表面形成图案化的掩模层，在第一区域内，图案化的掩模层暴露整个半导体结构的表面，在第二区域内，图案化的掩模层覆盖整个半导体结构的表面；以及经由图案化的掩模层对所述沟槽的顶角进行离子注入。

4、可选地，对所述沟槽的顶角进行离子注入的方法包括：形成第二氧化层之后，去除沟槽中部分的第二氧化层，在沟槽中形成空腔，其中，剩余的第二氧化层的高度高于顶角的高度；在所述绝缘层表面形成图案化的掩模层，在第一区域内，图案化的掩模层覆盖所述绝缘层的表面，暴露出所述沟槽中的第二氧化层的表面，在第二区域内，图案化的掩模层覆盖整个半导体结构的表面；以及经由图案化的掩模层对所述沟槽的顶角进行离子注入。

5、可选地，经由图案化的掩模层对所述沟槽的顶角进行离子注入之前还包括：对所述顶角与所述沟槽中的第二氧化层的交界处注入硅离子和氧离子。

6、可选地，对所述沟槽的顶角进行离子注入的方法包括： 形成第二氧化层之后，去除沟槽中部分的第二氧化层，在沟槽中形成空腔，其中，剩余的第二氧化层的高度低于顶角的高度；在所述绝缘层表面形成图案化的掩模层，在第一区域内，图案化的掩模层暴露整个半导体结构的表面，在第二区域内，图案化的掩模层覆盖整个半导体结构的表面；经由图案化的掩模层对所述沟槽的顶角进行离子注入；以及形成填充所述空腔的氧化层。

7、可选地，对所述沟槽的顶角进行离子注入的方法包括：形成第二氧化层之后，去除沟槽中部分的第二氧化层，在沟槽中形成空腔，其中，剩余的第二氧化层的高度低于顶角的高度；在所述绝缘层表面形成图案化的掩模层，在第一区域内，图案化的掩模层覆盖所述绝缘层的表面，暴露出所述沟槽中的第二氧化层的表面，在第二区域内，图案化的掩模层覆盖整个半导体结构的表面；经由图案化的掩模层对所述沟槽的顶角进行离子注入；以及形成填充所述空腔的氧化层。

8、可选地，对所述沟槽的顶角进行离子注入的方法包括：形成所述第二氧化层之后，在所述绝缘层表面形成图案化的掩模层，在第一区域内，图案化的掩模层暴露整个半导体结构的表面，在第二区域内，图案化的掩模层覆盖整个半导体结构的表面；经由图案化的掩模层在所述第一区域内的沟槽中形成空腔，其中，剩余的第二氧化层的高度高于或者低于顶角的高度；以及继续经由形成空腔的图案化的掩模层对所述沟槽的顶角进行离子注入；其中，剩余的第二氧化层的高度低于顶角的高度时，还包括：形成填充所述空腔的氧化层。

9、可选地，对所述沟槽的顶角进行离子注入的方法包括：去除所述沟槽的上部内的第二氧化层和部分的绝缘层之后，在所述绝缘层表面形成图案化的掩模层，在第一区域内，图案化的掩模层覆盖所述绝缘层的表面，暴露出所述沟槽中的第二氧化层的表面，在第二区域内，图案化的掩模层覆盖整个半导体结构的表面；经由图案化的掩模层对所述沟槽的顶角进行离子注入。

10、可选地，对所述沟槽的顶角进行离子注入的方法包括：去除所述沟槽的上部内的第二氧化层和部分的绝缘层之后，在所述绝缘层表面形成图案化的掩模层，在第一区域内，图案化的掩模层覆盖所述绝缘层的表面，所述沟槽中第二氧化层的中心区域，暴露出所述第二氧化层与所述顶角的交界区域；在第二区域内，图案化的第五掩模层pr5覆盖整个半导体结构的表面；经由图案化的掩模层对所述沟槽的顶角进行离子注入。

11、可选地，在对所述沟槽的顶角进行离子注入之后，还包括湿法刻蚀的步骤。

12、本技术意想不到的技术效果是：

13、本技术实施例对sti结构中沟槽的顶角进行离子注入以实现对顶角处的离子浓度的补偿，以使得顶角处的离子即使有部分扩散至sti结构的第二氧化层中，其离子浓度依然满足需求，进一步防止出现nwe问题。

14、本技术实施例在sti结构的沟槽内形成第二氧化层之后进行氟化硼（bf2）/硼（b）离子注入，实现对顶角处的离子浓度的补偿，防止形成第二氧化层的高温退火过程对离子注入的影响，减少顶角处的离子扩散。同时，此时沟槽内已经填充有部分的第二氧化层，避免了掩模层去除过程中掩模层的残留问题。

15、在优选的实施例中，对沟槽的顶角进行离子注入之前，去除沟槽内部分的第一氧化层，以保证离子注入精准地注入至顶角处。

16、在优选的实施例中，去除第一氧化层过程中，可以选择形成掺杂区的掩模版形成掩模层，以节约制作掩模版的成本。

17、在优选的实施例中，去除第一氧化层过程中，采用重新制作掩模版在绝缘层表面形成掩模层，掩模层暴露第一区域内沟槽中的第二氧化层，覆盖第一区域中的绝缘层表面以及第二区域的整个表面。经由上述掩模层进行离子注入，防止离子源打穿第一区域内的绝缘层进入到掺杂区，从而只会将离子注入到顶角处，而不会注入到有源区的中心区域。且离子注入之后可以增加湿法刻蚀的过程，以调整第一区域内沟槽中的第二氧化层的高度。该步骤对nmos器件的饱和电流idsat将会更友好，不至出现nmos器件的电压vt拉高饱和电流idsat 降低的情形。

18、在优选的实施例中，去除沟槽内部分的第一氧化层之后，沟槽103内剩余的第一氧化层的高度高于顶角的高度，对顶角表面的隔离层与沟槽内的第二氧化层的交界处注入硅（si）离子和氧（o）离子，在后续的高温制程中，硅（si）离子和氧（o）离子共价键重组，重新形成sio2，重组形成的sio2的原子排列结构与采用高密度等离子体（high density plasma,hdp）沉积工艺形成的sio2的原子排列结构不同，以此改变或大大减弱第二氧化层106在第一区域101a的应力。

19、在优选的实施例中，去除沟槽内部分的第一氧化层之后，沟槽103内剩余的第一氧化层的高度低于顶角的高度，可以直接对顶角处进行离子注入。

20、在优选的实施例中，在去除氮化层之后，对顶角进行离子注入，且离子注入过程中形成第五掩模层，第五掩模层覆盖第一区域中的绝缘层表面，第一区域中第二氧化层的中心区域以及第二区域的整个表面，暴露出第一区域中第二氧化层与顶角的交界区域。经由第五掩模层对有源区与第一氧化层106的上部顶角进行离子注入，防止离子源进入到掺杂区以及第一氧化层106的中心区域，以防止掺杂区以及第一氧化层的中心区域受到离子注入以及离子注入的影响。