专利名称：具有邻近驱动晶体管源极小区域的静态随机存取存储器的制作方法
技术领域：
本发明涉及到一个半导体存储器器件，尤其是涉及到一个静态随机存取存储器(SRAM)单元。
一个已有技术的SRAM单元是由一个用交叉耦合的第一和第二反向器以及连接到触发器的第一和第二节点的转移晶体管形成的触发器构成。这就是，第一反向器是由一个位于高电源电压线与第一节点之间的第一电阻元件和一个位于第一节点与地线之间的第一驱动MOS晶体管形成。类似地，第二反向器是由一个位于高电源电压线与第二节点之间的第二电阻元件和一个位于第二节点与地线之间的第二驱动MOS晶体管形成。
还有，第一节点是直接地连到第二晶体管的栅极，以致使第二晶体管直接地由第一节点的电压驱动。类似地，第二节点是直接地连到第一晶体管的栅极，以致使第一驱动晶体管直接地由第二节点的电压驱动。
在这个SRAM单元中，转移晶体管的阈值电压越低，实际的写电压越高。另一方面，驱动晶体管的阈值电压越高，触发器抗噪声的抑制特性就越高。为了满足这种需要，驱动晶体管的半导体基片凹槽的杂质浓度比转移晶体管的基片(凹槽)的杂质浓度高。
驱动晶体管的阈值电压比转移晶体管的阈值电压高。
此外，为了避免在写方式期间数据的毁坏，驱动晶体管的栅极宽度在驱动晶体管的栅极长度减少时而增加。
然而，在上述已有技术的SRAM单元中，因为驱动晶体管的阈值电压被设置在很大地取决于栅极长度的阈值电压的范围内，所以驱动晶体管Qd1和Qd2的设置阈值电压很大地波动。这将在后面进行详细地描述。
注意，为了抑制驱动晶体管的阈值电压的波动，该阈值电压能够被设置一个较大的值；然而，在这种情况下，转移晶体管的栅极长度必须加大，这不减少集成度。
本发明的目的是抑制一个SRAM单元中驱动晶体管的阈值电压的波动而不减少集成度。
根据本发明，在包括两个交叉耦合驱动MOS晶体管和两个连接到驱动MOS晶体管的转移MOS晶体管的静态随机存储器单元中，一组驱动MOS晶体管和转移MOS晶体管的栅极形成在一个半导体基片上，以及一组晶体管的源极/漏极杂质扩散区域形成在该半导体基片内。一组与半导体基片相同导电型的小区域形成在该半导体基片内。每个小区域邻近驱动晶体管之一的源极和在栅极下面。该小区域的杂质浓度比半导体基片的杂质浓度高。
因此，驱动晶体管的短路通道影响被小区域抑制。
比较已有的技术，参照附图，从下面的描述将更清楚地了解本发明，其中
图1是一个描述已有技术的SRAM单元的等效电路电路图；图2是显示图1电路的SRAM单元的平面视图；图3A，3B和3C是描述制造图2的SRAM单元的一种方法的横截面视图；图4是显示图2晶体管的阈值电压特性图；图5A，5B和5C是根据本发明描述制造SRAM单元的方法的第一实施例的横截面视图；图6A，6B和6C是根据本发明描述制造SRAM单元的方法的第二实施例的横截面视图；图7A，7B和7C是根据本发明描述制造SRAM单元的方法的第三实施例的横截面视图；图8是根据本发明显示晶体管阈值电压特性图；及图9A和9B是显示本发明要申请的SRAM单元的等效电路图。
在较佳实施例的描述之前，参照图1，2，3A，3B，3C和4将描述一种已有技术的SRAM单元。
在图1中，显示的是一个SRAM单元的等效电路图，一个SRAM单元安排在字线WL1及WL2和补偿位线BL及BL的每个交点之间。这个单元由两个交叉耦合形成的触发器和接在触发器和位线BL及BL的节点N1和N2之间转移N一沟道MOS晶体管Qt1和Qt2构成。
转移晶体管Qt1和Qt2是由字线WL1及WL2电压控制。注意字线WL1的电压与字线WL2的电压是相同的。
每个反向器包括一个负载电阻R1(R2)和一个驱动N一沟道MOS晶体管Qd1(Qd2)在电源线Vcc和地线GND之间。节点N1连接到晶体管Qd2的栅极，以致晶体管Qd2由节点N1的电压驱动。再者，节点N2连接到晶体管Qd1的栅极，以致晶体管Qd1由节点N2的电压驱动。
图1的SRAM单元的结构参照图2，图3A，图3B和图3C在下面进行描述。注意图2是两位SRAM单元的一个平面视图，而图3A，图3B和图3C是沿图2中的线I-I及1I-II切割的横截面视图。
首先，参照图2和图3A，一种光刻胶模型102由光刻处理仅仅形成在对应于转移晶体管Qt1和Qt2的栅极及它们的周围P-型单晶硅片101的一个区域。然后，硼离子用作为屏蔽的光刻胶模型102注入到基片101。结果，一个P-型杂质扩散区103形成在基片101内。接着光刻胶模型102被移走。
接下来，参照图2和图3B，基片101被加温氧化以形成一个栅极氧化硅层104在基片101上。然后，栅极105a和105b就形成在栅极氧化硅层104上。接着栅极氧化硅层104在自调节栅极105a和105b中被腐蚀掉。注意转移晶体管Qt1和Q12的栅极105a的长度L1比驱动晶体管Qd1和Qd2的栅极105b的长度L2的长。接下来，磷或砷离子用作为屏蔽的栅极105a和105b注入到基片101以形成轻掺杂漏极(LDD)结构的N-型杂质扩散区106。
最后，参照图2和图3C，氮化硅层形成在整个表面，非均匀腐蚀操作是执行在氮化硅层上以在栅极105a和105b的侧面和上表面形成保护层107。然后，砷离子用作为屏蔽的保护层107注入到基片101以形成LDD结构的N-型杂质扩散区108。注意，转移晶体管Qt1和Qt2的阈值电压Vth1(L)越低，实际的写电压就越高。另一方面，驱动晶体管Qd1和Qd2的阈值电压Vth2(L)越高，触发器抗噪声的抑制特性就越高。因此，驱动晶体管Qd1和Qd2的基片101(P-型杂质扩散区103)的杂质浓度比转移晶体管Qt1和Qt2的基片101的杂质浓度高。结果，如图4所示，显示的是转移晶体管Qt1和Qt2和驱动晶体管Qd1和Qd2的阈值电压特性，驱动晶体管Qd1和Qd2的阈值电压Vth2(L)比转移晶体管Qt1和Qt2的阈值电压Vth1(L)高。
此外，为了避免在写方式期间数据的毁坏，驱动晶体管Qd1和Qd2的栅极宽度W在驱动晶体管Qd1和Qd2的栅极长度L减少时而增加。
为了满足上述的条件，转移晶体管Qt1和Qt2的阈值电压Vth1(L)被设置到图4中如P1所指示的值Vth1(L1)，而驱动晶体管Qd1和Qd2的阈值电压Vth2(L)被设置到图4中如P2所指示的值Vth1(L2)。
然而，在图4中，因为驱动晶体管Qd1和Qd2的阈值电压Vth2(L)被设置在很大地取决于栅极长度L的阈值电压Vth2(L)的范围内，驱动晶体管Qd1和Qd2的设置阈值电压Vth2(L2)很大地波动。
为了抑制驱动晶体管Qd1和Qd2的阈值电压Vth2(L)的波动，阈值电压Vth2(L)能够设置为如图4中P2’指示的值Vth2(L2’)；然而，在这种情况下，转移晶体管Qt1和Qt2的栅极的长度L必须是较长(L＞L1)，这就减少集成度。
图5A，5B和5C是根据本发明用于描述制造SRAM单元的方法的第一实施例的横截面视图。注意这个SRAM单元的等效电路和平面视图还显示在图1和2中。
首先，参照图5A，一个具有1×1016到1×1018立方厘米杂质浓度的P-型单晶硅基片1是加温氧化以形成一个栅极二氧化硅层2在基片1上。然后，栅极3a和3b形成在二氧化硅层3。接着栅极氧化硅层2在自调节栅极3a和3b中被腐蚀掉。注意转移晶体管Qt1和Qt2的栅极3a的长度L1比驱动晶体管Qd1和Qd2的栅极3b的长度L2的长。一种具有开口的光刻胶模型4对应于转移晶体管Qd1和Qd2的源极由光刻处理而形成。然后，每平方厘米1×1013到1×1014个硼离子在5到30KeV的能量和0度到60度的入射角度时用作为屏蔽的光刻胶模型4注入到基片1。结果，P-型杂质扩散区5形成在基片1内。然后，光刻胶模型4被移走。
接下来，参照图5B，每平方厘米1×1013到1×1014个磷离子或砷离子在约5到30KeV的能量用作为屏蔽的栅极3a和3b注入到基片1以形成一个LDD结构的N-型杂质扩散区6。
最后，参照图5C，氮化硅层形成在整个表面，而一种非均匀的腐蚀操作被执行在氮化硅层上以形成一个侧面氮化硅层7在栅极3a和3b的侧面。然后，每平方厘米1×1015到1×1016个砷离子在10KeV到100KeV的能量用作为屏蔽的侧面氮化硅层7入到基片1以形成一个LDD结构的N-型杂质扩散区8。
因此，在第一个实施例中，具有1×1019立方厘米杂质浓度的N-型杂质扩散区6和具有约2×1020立方厘米杂质浓度的N-型杂质扩散区8形成晶体管的源极/漏极，而具有1×1018立方厘米杂质浓度的P-型杂质扩散区5作为P-型小区域形成仅仅邻近于驱动晶体管Qd1和Qd2的源极在栅极3a和3b下面。
图6A，6B和6C是根据本发明用于描述制造SRAM单元方法的第二实施例的横截面视图。注意这个SRAM单元的等效电路和平面视图还显示在图1和2中。
首先，参照图6A，一个具有1×1016到1×1018立方厘米杂质浓度的P-型单晶硅基片1是加温氧化以形成一个栅极二氧化硅层2在基片1上。然后，栅极3a和3b形成在二氧化硅层3。接着栅极氧化硅层2在自调节栅极3a和3b中被腐蚀掉。注意转移晶体管Qt1和Qt2的栅极3a的长度L1比驱动晶体管Qd1和Qd2的栅极3b的长度L2的长。然后，每平方厘米1×1013到1×1014个磷离子或砷离子在5到30KeV的能量用作为屏蔽的栅极3a和3b注入到基片1以形成一个LDD结构的N-型杂质扩散区6。
接着，参照图6B，一种具有开口的光刻胶模型4’对应于驱动晶体管Qd1和Qd2的源极由光刻处理而形成。然后，每平方厘米约1×1013到1×1014个硼氟化物离子在20到120KeV的能量和0度到60度的入射角度用作为屏蔽的光刻胶模型4’注入到基片1。结果，P-型杂质扩散区5形成在基片1内。然后，光刻胶模型4’被移走。
最后，参照图6C，如图5中同样方法，氮化硅层形成在整个表面，而一种非均匀的腐蚀操作被执行在氮化硅层上以形成一个侧面氮化硅层7在栅极3a和3b的侧面。然后，每平方厘米1×1015到1×1016个砷离子在10KeV到100KeV的能量用作为屏蔽的侧面氮化硅层7注入到基片1以形成一个LDD结构的N-型杂质扩散区8。
因此，甚至在第二实施例中，具有1×1019立方厘米杂质浓度的N-型杂质扩散区6和具有2×1020立方厘米杂质浓度的N-型杂质扩散区8形成晶体管的源极/漏极，而具有1×1018立方厘米杂质浓度的P-型杂质扩散区5作为P-型小区域形成仅仅邻近于驱动晶体管Qd1和Qd2的源极和在栅极3a和3b下面。
图7A，7B和7C是根据本发明用于描述制造SRAM单元方法的第一实施例的横截面视图。注意这个SRAM单元的等效电路和平面视图还显示在图1和2中。
首先，参照图7A如图5A中同样的方法，一个具有1×1016到1×1018立方厘米杂质浓度的P-型单晶硅基片1是加温氧化以形成一个栅极二氧化硅层2在基片1上。然后，栅极3a和3b形成在二氧化硅层3。接着栅极氧化硅层2在自调节栅极3a和3b中被腐蚀掉。注意转移晶体管Qt1和Qt2的栅极3a的长度L1比驱动晶体管Qd1和Qd2的栅极3b的长度L2的长。然后，每平方厘米1×1013到1×1014个磷离子或砷离子在5到30KeV的能量用作为屏蔽的栅极3a和3b注入到基片1以形成一个LDD结构的N-型杂质扩散区6。
接下来，参照图7B，氮化硅层形成在整个表面，而一种非均匀的腐蚀操作被执行在氮化硅层上以形成一个侧面保护层7’在栅极3a和3b的侧面。然后，每平方厘米1×1015到1×1016个砷离子在10KeV到100KeV的能量用作为屏蔽的侧面保护层7’注入到基片1以形成一个LDD结构的N-型杂质扩散区8。
最后，参照图7C，一个二氧化硅层4A沉积在整个表面。然后，一种具有开口的光刻胶模型4B对应于转移晶体管Qd1和Qd2的源极由光刻处理而形成。接着，二氧化硅层4A用作为屏蔽的光刻胶模型4B腐蚀掉。然后，每平方厘米约1×1013到1×1014个硼离子在20到120KeV的能量和15度到60度的入射角度用作为屏蔽的光刻胶模型4B和二氧化硅层4A注入。结果，P-型杂质扩散区5形成在基片1内。然后，光刻胶模型4B被移走。
在图7C中，硼氟化物离子代替硼离子能被注入到基片1。在这种情况，注入的条件是在80到400KeV的能量和15度到60度的入射角度每平方厘米相当渗染1×1013到1×1014的量的离子。
因此，甚至在第三实施例中，具有1×1019立方厘米杂质浓度的N-型杂质扩散区6和具有2×1020立方厘米杂质浓度的N-型杂质扩散区8形成晶体管的源极/漏极，而具有1×1018立方厘米杂质浓度的P-型杂质扩散区5作为P-型小区域形成仅仅邻近于驱动晶体管Qd1和Qd2在栅极3a和3b下面。
在上述实施例中，由于P-型小区域(P-型杂质扩散区)5和5’仅仅提供在驱动晶体管Qd1和Qd2的源极一边，驱动晶体管Qd1和Qd2的短路通道影响就被抑制了。结果，如图8显示的是转移晶体管Qt1和Qt2和驱动晶体管Qd1和Qd2的阈值电压特性，驱动晶体管Qd1和Qd2的阈值电压Vth2’(L)比转移晶体管Qt1和Qt2的阈值电压Vth1(L)高。在这种情况，驱动晶体管Qd1和Qd2的阈值电压Vth2’(L)的平坦范围比转移晶体管Qt1和Qt2的阈值电压Vth1(L)的大。
此外，为了增加驱动晶体管Qd1和Qd2的栅极宽度W而减少驱动晶体管Qd1和Qd2的栅极长度L，转移晶体管Qt1和Qt2的阈值电压Vth1(L)被设置到图8中如P1所指示的值Vth1(L1)，而驱动晶体管Qd1和Qd2的阈值电压Vth2’(L)被设置到图8中如P2所指示的值Vth1(L2)。这就是，在图8中，因为驱动晶体管Qd1和Qd2的阈值电压Vth2(L)被设置在几乎不取决于栅极长度L的阈值电压Vth2’(L)的范围内，驱动晶体管Qd1和Qd2的设置阈值电压Vth2’(L2)几乎不波动。
本发明还能够提供其它SRAM单元如图9A所示的一种薄膜晶体管(TFT)负载型SRAM单元，其中P-沟道TFTs Qp1和Qp2作为负载提供，及提供如图9B所示的非负载型SRAM单元。
如上所述，根据本发明，SRAM中的驱动晶体管的阈值电压的波动能够在不减少集成度情况下抑制。
权利要求
1.一个包括两个交叉耦合驱动MOS晶体管(Qd1，Qd2)和两个连接到所述驱动MOS晶体管的转移MOS晶体管(Qt1，Qt2)的静态随机存取存储器单元，其特征在于它包括一个第一导电型的半导体基片(1)；一组所述驱动MOS晶体管和转移MOS晶体管的栅极(3a，3b)，形成上述半导体基片；一组相对于所述第一导电型的第二导电型的第一杂质扩散区(8)，形成在所述基片内，每个所述第一杂质扩散区形成所述驱动MOS晶体管和转移MOS晶体管的源极和漏极之一；一组形成在所述半导体基片内的所述第一导电型的小区域(5)，所述每个小区域邻近于驱动MOS晶体管的源极及在说的驱动晶体管之一的栅极之下；一个所述小区域的杂质浓度大于所述半导体基片的杂质浓度。
2.根据权利要求1所述的静态随机存取存储器单元，其特征在于所述驱动MOS晶体管的所述栅极的长度小于所述转移MOS晶体管的所述栅极的长度。
3.根据权利要求1所述的静态随机存取存储器单元，其特征在于还包括一组所述第二导电型的第二杂质扩散区(6)，伴随所述半导体基片形成并且邻近于所述驱动MOS晶体管和所述转移MOS晶体管的源极和漏极，一个所述第二杂质扩散区杂质浓度比所述第一杂质扩散区杂质浓度低。
4.根据权利要求1所述的静态随机存取存储器单元，其特征在于还包括两个作为负载(R1，R2)连接到所述驱动MOS晶体管。
5.根据权利要求1所述的静态随机存取存储器单元，其特征在于还包括两个作为负载连接到所述驱动MOS晶体管的薄膜晶体管(Qp1，Qp2)。
6.根据权利要求1所述的静态随机存取存储器单元，其特征在于具有非负载类型。
7.一种用于制造静态随机存取存储器单元的方法，它包括两个交叉耦合驱动MOS晶体管(Qd1，Qd2)和两个连接到所述驱动MOS晶体管的转移MOS晶体管(Qt1，Qt2)，其特征在于它包括以下步骤在第一导电型的半导体基片(1)上形成一个栅极绝缘层(2)；在所述栅极绝缘层上形成所述转移MOS晶体管和所述驱动MOS晶体管的栅极(3a，3b)在所述栅极和所述半导体基片上形成一个光刻胶模型(4，4’)，所述光刻胶模型对应于所述驱动MOS晶体管的源极具有一个开口；用所述光刻胶模型掺杂第一杂质到所述半导体基片以形成所述第一导电型小区域(5)，所述小区域的杂质浓度大于所述半导体基片的杂质浓度；在所述小区域形成后，移去光刻胶模型；以及在所述光刻胶模型被移去后，用所述作为屏蔽的栅极掺杂第二杂质到所述半导体基片以形成所述驱动MOS晶体管和转移MOS晶体管的第一源极/漏极区域(8)，所述第二导电型的第一源极/漏极区域对应于所述第一导电型。
8.根据权利要求7所述的方法，其特征在于所述驱动MOS晶体管的栅极长度比所述转移MOS晶体管的栅极的长度小。
9.根据权利要求7所述的方法，其特征在于在所述第一源极/漏极区域形成之前，还包括在所述栅极的侧面上形成侧面绝缘层(7)的一步骤，象所述作为屏蔽栅极一样采用所述侧面绝缘层的所述第二杂质掺杂步骤。
10.根据权利要求9所述的方法，其特征在于在所述光刻胶模型被移走之后和所述侧面绝缘层形成之前，还包括一个采用所述作为屏蔽的栅极掺杂第三杂质到所述半导体基片以形成具有比所述第一源极/漏极区域杂质浓度小的所述第二导电型的第二源极/漏极区域的步骤。
11.根据权利要求9所述的方法，其特征在于在所述光刻胶模型被移走之前，还包括一个采用所述作为屏蔽的栅极掺杂第三杂质到所述半导体基片以形成具有比所述第一源极/漏极区域杂质浓度小的所述第二导电型的第二源极/漏极区域的步骤。
12.根据权利要求7所述的方法，其特征在于所述第一杂质掺杂步骤在0度到60度的入射角度注入所述第一杂质到所述半导体基片。
13.一种用于制造静电随机存取存储器单元的方法，包括两个交叉耦合驱动MOS晶体管(Qd1，Qd2)和两个连接到所述驱动MOS晶体管的转移MOS晶体管(Qt1，Qt2)，其特征在于包括以下步骤在第一导电型的半导体基片(1)上形成一个栅极绝缘层(2)；在所述栅极绝缘层上形成所述转移MOS晶体管和所述驱动MOS晶体管的栅极(3a，3b)；用所述作为屏蔽的栅极掺杂第一杂质到所述半导体基片以形成所述驱动MOS晶体管和转移MOS晶体管的第一源极/漏极区域(8)，所述第二导电型的第一源极/漏极区域对应于所述第一导电型；在所述栅极和半导体基片上形成第一保护层(4A，4A)，所述第一保护层对应于所述驱动MOS晶体管的源极有一个开口；以及用所述第一保护层掺杂第二杂质到所述半导体基片以形成所述第一导电型的小区域(5)，所述小区域的杂质浓度比所述半导体基片的杂质浓度高。
14.根据权利要求13所述的方法，其特征在于所述驱动MOS晶体管的栅极长度比所述转移MOS晶体管的栅极的长度小。
15.根据权利要求13所述的方法，其特征在于在所述第一源极/漏极区域形成之前，还包括一个在所述栅极的侧面和上表面上形成第二保护层(7’)的步骤；采用第二保护层作为屏蔽的所述第一杂质掺杂步骤。
16.根据权利要求15所述的方法，其特征在于在所述第二保护层形成之前，还包括一个采用所述作为屏蔽的栅极掺杂第三杂质到所述半导体基片以形成具有比所述第一源极/漏极区域的杂质浓度小的所述第二导电型的第二源极/漏极区域的步骤。
17.根据权利要求13所述的方法，其特征在于所述第二杂质掺杂步骤在入射角度15度到60度注入所述第二杂质到所述半导体基片。
全文摘要
在一个包括两个交叉耦合驱动MOS晶体管和两个连接到所述驱动MOS晶体管的转移MOS晶体管的静态随机存储器单元中,一组驱动MOS晶体管和转移MOS晶体管的栅极形成在一个半导体基片上以及一组晶体管的源极/漏极杂质扩散区域(8)形成在该半导体基片内。一组与半导体基片相同导电型的小区域(5)形成在该半导体基片内,每个小区域邻近驱动晶体管之一的源极和栅极下面。该小区域的杂质浓度比半导体基片的杂质浓度高。
文档编号H01L21/8244GK1200558SQ9810173
公开日1998年12月2日 申请日期1998年4月27日 优先权日1997年4月25日
发明者野田研二 申请人:日本电气株式会社