专利名称：半导体器件的制作方法
技术领域：
本发明涉及一种制作混有电容器部件等的半导体器件的方法，尤其涉及一种利用HSG(半球型晶粒)技术制作半导体器件的方法。
在制作动态随机存储器(DRAM)以及诸如此类的器件时，通常要求很高的集成度。要达到这种要求，DRAM中每一个存储单元所占面积就要大幅度地减小。例如，在1或4兆位的DRAM中，使用的是最小设计宽度为0.8μm的设计规则；在16兆位的DRAM中，使用的是最小设计宽度为0.6μm的设计规则。
当存储容量照这样增加时，考虑到产品的制作高效率和低成本，不能增加半导体集成电路芯片的尺寸。这样，在这种半导体技术中，如何减小一个存储单元的面积就成了一个重要的课题。
存储单元的面积减小会导致其能够存储的电荷量的减少。因此，当增加存储单元的集成度时，就很难再保证每个存储单元必需存储的电荷量。为解决这个问题，已提出具有沟槽电容器和堆叠电容器的存储单元，并被应用到实际应用中。
对于这些存储单元，具有堆叠电容器的存储单元比包含有沟槽电容器的存储单元在结构方面具有更大的优越性，它对软件错误有很高的抵抗能力，并且不损坏硅衬底。具有堆叠电容器的存储单元结构有望作为下一代存储单元结构。
具有堆叠电容器的存储单元结构是通过HSG技术来制作的，它通过在电容器部件表面制作许多的凸起来提高电荷存储量。
堆叠电容器由一个下电极、一个电容绝缘薄膜、和一个上电极构成。下电极通过中间绝缘层膜中的接触孔与形成在半导体衬底上的MOSFET(金属氧化物半导体场效应晶体管)电连接。这这种情况下，许多半球形晶粒形成在储电电极的表面，该储电电极作为电容器的下电极，由此可以显著地增加储电电极的表面面积，由此得到大电容。
可以利用的HSG技术有很多种。在这些技术中，有通常所说的成核技术，即通过硅H4或诸如此类的物质照射非晶态硅表面来成核，并通过退火形成球状凸起。
图4A到4C表示利用通常的成核技术制作电容器部件的步骤。如图4A所示，在硅衬底1上制作一层由BPSG(硼磷硅玻璃)或诸如此类的物质构成的硅的氧化物薄膜2，再在薄膜2上形成电容接触孔2a后，生长含磷浓度为1E20到1E21cm-3的掺杂非晶态硅，并通过光刻和腐蚀的方法将它形成为层叠结构(此后称为非晶态硅叠层)3。
如图4B所示，清洗非晶态硅叠层3去除在其表面形成的自然氧化物薄膜后，将制作成的结构在HSG加工设备(没有示出)里加热到570℃，并用乙硅烷(硅2H6)在1mTorr压力下照射40秒，从而在非晶态硅层3表面形成成核体4。
如图4C所示，制作成的结构在高真空中在有乙硅烷照射的情况下于570℃退火2分钟，这样就在非晶态硅叠层3的表面形成半球状或蘑菇状HSG晶粒7。经过退火，结晶层6会在非晶态硅叠层3的表面内部生长，而结晶层5会从氧化硅层2和非晶态硅叠层3之间的界面形成。
如果持续进行退火，结晶层5就会在HSG晶粒7完全生长前延伸到结晶层6，一旦结晶层5到达结晶层6，HSG过程随之结束，这样就形成了HSG晶粒7的非生长部分10，如图4C所示。
因此，抑制结晶层5的生长的常规方法是在非晶态硅叠层3和氧化硅薄膜2之间的界面形成不掺杂非晶态硅层。图5A到5C表示制造电容器部件的步骤，其中不掺杂非晶态硅层形成在界面处。
如图5A所示，在形成于硅衬底11上且由BPSG等构成的氧化硅膜12中形成电容器接触孔12a后，生长不掺杂非晶态硅层18。在不掺杂非晶态硅层18上生长含磷浓度为1E20到1E21cm-3的掺杂非晶态硅层，并通过光刻和腐蚀形成非晶态硅叠层13。
如图5B所示，清洗非晶态硅叠层3去除在其表面形成的自然氧化物薄膜后，将制作成的结构在HSG加工设备(没有显示出)里加热到570℃，并用乙硅烷(硅2H6)在1mTorr压力下照射40秒，从而在非晶态硅层3表面形成成核体4。
如图5C所示，制作成的结构在高真空中在有乙硅烷照射的情况下于570℃退火2分钟，这样就在非晶态硅叠层13的表面形成半球状或蘑菇状HSG晶粒17。经过退火，结晶层16会在非晶态硅叠层13的表面内部生长，而结晶层15会从氧化硅层12和非晶态硅叠层13之间的界面形成，与图4A到4C的步骤类似。
由于不掺杂非晶态硅层18形成在氧化硅膜12与非晶态硅叠层13之间的界面，结晶层15的生长速率比图4A到4C中的步骤中的速率低。因此在HSG晶粒17生长完成前，结晶层15不会延伸到结晶层16。
根据上述常规例子，通过形成不掺杂非晶态硅层18可以抑制结晶层的生长。但是不好的是不掺杂非晶态硅层18的形成增加了非晶态硅叠层13与硅衬底11之间的接触电阻。
因此，本发明的一个目的是提供一种制作半导体器件的方法，这种方法能够抑制结晶层的生长，并能够有效地在非晶态硅表面制作许多凸起。
本发明的另一个目的是提供一种制作半导体器件的方法，这种方法能将接触电阻抑制在很低水平。
为达到上述目的，本发明提供了一种制作半导体器件的方法，包括如下步骤在形成于硅衬底之上的氧化硅薄膜上形成有预定厚度的与硅衬底电连接的非晶态硅层；通过非晶态硅层注入离子，由此使氧化硅膜与非晶态硅层之间的界面混合；对非晶态硅层进行退火并照射预定的材料，使非晶态硅表面形成成核体；对已有成核体的非晶态硅层进行退火，在非晶态硅表面上形成以成核体为中心的凸起。
图1A到1F是分别表示根据本发明第一实例制作半导体器件的步骤的剖面图；图2A到2G是分别表示根据本发明第二实例制作半导体器件的步骤的剖面图；图3A和3B分别是表示保护范围与离子浓度之间关系的剖面图和曲线图；图4A到4C分别是表示制作常规半导体器件的方法的步骤的剖面图；图5A到5C分别是表示制作常规半导体器件的另一方法的步骤的剖面图。
下面将参照附图来详细说明本发明。
图1A到1F表示利用本发明第一实例制作DRAM的步骤。参照图1A，在氧化硅薄膜102上制作电容接触孔102a，使之到达硅衬底101，其中氧化硅膜102由硅衬底上的BPSG等构成。如图1B所示，在电容接触孔102a和其周边部分之上形成有例如300nm高度的非晶态硅叠层103。同时非晶态硅叠层103也掩埋在电容器接触孔102a中。
如图1C所示，将硅或Ar离子注入到非晶态硅叠层103与氧化硅膜102之间的界面以混合该界面。因此离子注入层109形成在硅衬底101的表面，该表面暴露于电容器接触孔102a的底部以及电容器接触孔102a周围的氧化硅膜102的表面。
如图1D所示，用HF(氟化氢)或类似的物质清洗非晶态硅叠层103，去除其表面的自然氧化物薄膜。然后，制作成的结构在HSG加工设备(没有示出)里被加热到550℃-570℃(570℃最好)，同时照射1mTorr气压的乙硅烷(硅2H6)，持续40秒，以在非晶态硅叠层103上形成HSG成核体104。在第一实例中，氧化硅薄膜102的厚度是600nm，电容接触孔102a的开口直径是400nm，底部表面直径是200nm。
如图1E所示，把HSG加工设备里的温度增加到850℃对所得到的结构退火30分钟。这样，就会在非晶态硅叠层103表面上形成许多以成核体104为核心的半球状或蘑菇状凸起，也就是HSG晶粒107。
如图1F所示，由于退火，整个非晶态硅叠层103结晶，离子注入层109中的离子扩散到非晶态硅叠层103以降低接触电阻。
图2A到2G分别表示根据本发明第二实例制作半导体器件的步骤。
如图2A所示，在由BPSG等构成的氧化硅膜202上形成电容接触孔202a，使之到达硅衬底201。如图2B所示，在电容接触孔202a的壁内及其周围部分生长30到50nm厚的不掺杂非晶态硅层208。
如图2C所示，将As或P离子注入到比不掺杂非晶态硅层208的界面稍微深的位置，以混合该界面。因此离子注入层209形成在硅衬底201的表面，该表面暴露于电容器接触孔202a的底部以及电容器接触孔202a周围的氧化硅膜202的表面。
如图2D所示，在电容接触孔202a上面及其周围部分上生长含磷浓度为1E20到1E21cm-3的掺杂非晶态硅203。此时，掺杂非晶态硅203也掩埋在电容接触孔202a中。然后用光刻和腐蚀将掺杂非晶态硅203形成为叠层形状。在第二实例中，氧化硅薄膜202的厚度是600nm，电容接触孔202a的开口直径是400nm，底部表面直径是200nm。
如图2E所示，用HF(氟化氢)或类似的物质清洗非晶态硅叠层203，去除其表面的自然氧化物薄膜。然后，制作成的结构在HSG加工设备(没有显示出)里被加热到550℃-570℃(570℃最好)，同时照射1mTorr气压的乙硅烷(硅2H6)，持续40秒，以在非晶态硅叠层203上形成HSG成核体204。
如图2F所示，把HSG加工设备里的温度增加到850℃对所得到的结构退火30分钟。这样，就会在非晶态硅叠层203表面上形成许多以成核体204为核心的半球状或蘑菇状凸起，也就是HSG晶粒207。
如图2G所示，由于30分钟的退火，离子注入层209中的离子(As或P)从离子注入层209扩散到不掺杂非晶态硅叠层208以降低接触电阻。注意，由于退火，整个叠层转换为多晶硅。
尽管注入离子种类没有具体的限制，但是小质量元素如H或He在界面处的混合效应很小。与非晶态硅叠层103或203中所含掺杂剂有相同导电类型的元素不仅有界面混合效应，而且可以降低接触电阻。
在用As或P时，最好用下面设置以满足两个条件I.氧化硅膜102或202界面处的离子浓度为1E20cm-3或以下。
II.通过随后的退火，离子扩散到非晶态硅叠层103或203。
更具体地，对于膜厚为30nm的情况，为了得到膜厚的2到4倍的凸起高度范围，As的注入能量设置为100到250KeV，或者P的注入能量设置为50到100KeV。例如，凸起高度与注入离子的浓度有图3A和3B的关系。注意当注入离子不是用作掺杂剂时，即硅或Ar用作掺杂剂时，可以用1到4倍膜厚的凸起高度来注入As或P。为了得到满意的混合效应，剂量最好是5E14到2E16cm-2。
上面的实例说明了制作DRAM中的电容部件的方法。本发明并不局限于DRAM，它同样可以用在EPROM(电可编程ROM)和EEPROM(电可擦除可编程ROM)中的浮栅等的表面处理中。
正如上面所说明的，根据本发明，由于在非晶态硅层与氧化膜之间的界面注入离子，以混合界面，所以可以抑制非晶态硅层中结晶层的生长。另外可以有效地生长凸起，并且可以将接触电阻抑制得很低。
权利要求
1.一种制作半导体器件的方法，其特征在于，包括如下步骤在形成于硅衬底上的氧化硅薄膜(102，202)上形成预定厚度并与所说硅衬底(101，201)电连接的非晶态硅层(103，203，208)；通过所说非晶态硅层进行离子注入，由此混合所说氧化硅膜与所说非晶态硅层之间的界面；对所说的非晶态硅层进行退火同时照射预定的材料，在所说非晶态硅表面形成成核体(104，204)；对有所说成核体的所说非晶态硅层进行退火，用所说成核体作为中心，在所说非晶态硅的所说表面上形成凸起(107，207)。
2.如权利要求1所述的方法，其特征在于，形成所说非晶态硅层的步骤包括在形成于所说硅衬底上的所说硅氧化薄膜上直接形成有预定厚度且与所说硅衬底电连接的掺杂非晶态硅层(103)；且混合界面的步骤包括通过所说非晶态硅层进行离子注入，由此混合所说氧化硅膜与所说非晶态硅层之间的界面。
3.如权利要求1所述的方法，其特征在于，形成所说非晶态硅层的步骤包括在所说氧化硅薄膜上直接形成与所说硅衬底电连接的不掺杂非晶态硅层(208)；在所说不掺杂非晶态硅层上形成有预定厚度的掺杂非晶态硅层(203)；混合界面的步骤包括通过所说不掺杂的非晶态硅层进行离子注入，由此混合所说氧化硅膜与所说非晶态硅层之间的界面。
4.如权利要求1所述的方法，其特征在于，形成所说非晶态硅层的步骤包括在所说氧化硅膜中形成接触孔(102a，202a)使之到达所说硅衬底；在所说接触孔上面和接触孔周围的氧化硅膜上形成有预定厚度的所说非晶态硅层。
5.如权利要求4所述的方法，其特征在于，混合界面的步骤包括通过所说非晶态硅层进行离子注入，由此在暴露于接触孔底部的所说硅衬底的表面形成离子注入层。
6.如权利要求1所述的方法，其特征在于，在所说的非晶态硅层的所说的表面上形成的凸起的形状是半球体和蘑菇体的一种。
7.如权利要求1所述的方法，其特征在于，注入的离子是砷和磷中的一种。
8.如权利要求7所述的方法，其特征在于，在一定能量下注入离子，以得到2到4倍膜厚的凸起高度。
9.如权利要求1所述的方法，其特征在于，注入的离子是硅离子和氩离子中的一种。
10.如权利要求9所述的方法，其特征在于，在一定能量下注入离子，以得到1到4倍膜厚的凸起高度。
11.如权利要求1所述的方法，其特征在于，形成成核体的步骤包括将所说非晶态硅层加热到550至570℃。
12.如权利要求3所述的方法，其特征在于，形成厚30-50nm的所说不掺杂非晶态硅层。
13.如权利要求2所述的方法，其特征在于，所说掺杂非晶态硅层含砷和磷中的一种，且浓度为1E20到1E21cm-3。
14.如权利要求3所述的方法，其特征在于，所说掺杂非晶态硅层含砷和磷中的一种，且浓度为1E20到1E21cm-3。
全文摘要
在制作半导体器件过程中,在形成于硅衬底之上的氧化硅薄膜上,形成具有预定厚度并且与硅衬底电连接的非晶态硅层。通过非晶态硅层进行离子注入,由此混合氧化硅膜与非晶态硅层之间的界面。通过退火非晶态硅层并照射预定材料,在非晶态硅层表面形成成核体。把有成核体的非晶态硅层进行退火,以成核体为中心,在非晶态硅表面形成凸起。
文档编号H01L27/108GK1199246SQ9810162
公开日1998年11月18日 申请日期1998年4月22日 优先权日1997年4月22日
发明者山本一郎 申请人:日本电气株式会社