专利名称：电阻性的铁电存储单元的制作方法
技术领域：
本发明涉及由一只选择晶体管和一只存储电容器组成的一种电阻性铁电存储单元，该存储电容器的一电极处于固定的单元极板电压，而其另一电极与具有导电类型的选择晶体管的第一区连接，其中在与第一导电类型相反的第二导电类型的半导体衬底内提供选择晶体管和存储电容器。
其单元极板电压固定地处于存储器陈列的半电源电压(Vcc/2)的铁电存储器陈列的特征为快速存储器运行。然而这种存储器陈列出现在存储电容器内储存的数据可能丢失的问题因为单元节点悬浮在存储电容器上，只要选择晶体管阻塞，并且这些单元节点对半导体衬底形成寄生的pn结，经这些pn结出现的漏电引起不可避免的，单元节点电压降低到地电压Vss。这时铁电存储电容器的其它节点仍然处于固定的单元极板电压Vcc/2。因此铁电存储电容器的存储内容可能受程序重调破坏。
为了避免这种数据丢失，与DRAM情况类似，在其内容受毁坏之前再生存储器单元。这种再生通过以下方式实现，即存储器单元的位线预充电到半电源电压Vcc/2，以及单元节点通过接通字线同样充电到半电源电压Vcc/2，使得存储器电容上的电压降为0伏。
这种再生是费钱的，并且要求附加操作，应尽可能避免。
因此本发明的任务是创立一种电阻性的铁电存储单元，它是如此构成的，使得在单元节点上的漏电不再能引起存储单元程序重调，所以可以舍弃存储单元的再生。
在本文开始所述类型的电阻性铁电存储单元上，根据本发明此项任务通过以下方式解决，即在存储电容器的另一电极和固定单元极板电压之间提供一电阻，其阻值R2是这样安排的，即R3＜＜R2＜＜1，其中R1=在选择晶体管的第一区和半导体衬底之间的pn结的反向电阻值，和R3=在接通状态选择晶体管第一区和具有第一导电类型的第二区之间的电阻值。
因此在本发明的存储单元上，在存储电容器悬浮的单元节和另一节之间产生一电阻连接，所以补偿了寄生pn结的漏电，单元极板电压(Vcc/2)近似地被加在存储电容器的两电极上。因此，可以不再执行不愿作的存储电容器的程序重调。还必须看到反向的、关断的选择晶体管的电阻值在这里还可以并联。但是这电阻值通常极小。
本发明的存储单元主要点有a)该电阻的电阻值显著小于pn结的反向电阻，以及b)悬浮的单元节点在比否则需要的再生时间更短的时间内拉到单元极板电压上来。
在本发明电阻性的铁电存储单元上保证，一方面读、写过程几乎不受电阻干扰，而另一方面寄生pn结的漏电电流通过电阻被补偿，在铁电存储电容器的两面上的电压接近单元极板电压。因此可以不再执行存储电容器的不愿作的程序重调。
选择晶体管的第一区优先是漏区，但在必要时也可以是源区。
本发明的一项扩展在于在选择晶体管的第一区和半导体衬底第一导电类型高掺杂区之间的厚氧化物晶体管充当电阻。
本发明另一项扩展的特征为在选择晶体管的第一区和半导体衬底内第一导电类型的高掺杂区之间第一导电类型的弱掺杂区充当电阻。
对电阻的上述两实施例中，优先第一导电类型高掺杂区，经由例如掺杂多晶硅或铝构成的接触塞(“插塞”)与存储电容器的这一电极连接。
但是以有利方式直接在存储电容器的这一电极和另一电极之间形成电阻也是可能的。这时电阻可以是高欧姆多晶电阻。
本发明的电阻性存储器单元具有特殊的优点，即可以排除由于通过在第一区和包围该区的区域，即例如半导体衬底，之间的寄生pn结的漏电引起的其存储器内容的无意的程序重调。此外，应用正常的字线解码器是完全可能的。字线的容量也不增加。最终，即使在断开供电电压情况下，也可以不出现存储器单元的存储内容的无意的程序重调。
本发明依靠附图详细解释如下，即
图1示出具有本发明存储器单元的存储器单元阵列的电路图，图2示出具有用厚氧化物晶体管作电阻的本发明第一实施例的简图，图3示出具有用在半导体衬底表面的反掺杂作电阻的本发明第二图1示出适合于由选择晶体管T和铁电存储电容器Cferro构成的单晶体管-单电容器(ITIC)的存储器单元的、以字线WL0,WL1,WL2和WL3以及以具有电容CB的位线BL0,bBL0,BL1和bBL1的折叠位线结构布局的存储器单元阵列。
固定的单元极板电压加到存储电容器Cferro的该一个电极上，该电压根据本发明各自经电阻R也输送到存储电容器的另一电极上。
该电阻R的电阻值R2是如此确定的，使得R3＜＜R2＜＜R1，其中R1表示选择晶体管pn结的反向电阻，R3表示在接通状态选择晶体管的漏和源之间的电阻值。
存储电容器两电极的连接是这样经电阻R实现的，即该电阻的电阻值R2显著小于pn结的反向电阻的电阻值R1，而在比其它情况下必要的再生时间更短的时间内悬浮电极被拉到单元极板电压。
一些形成电阻的可能性依靠图2到4说明如下，其中彼此相当的部件具有相同的参考符号，图2示出在例如由硅构成的p型导电半导体衬底内例如一个n型导电的漏区1和同样也是n型导电的源区2。所述的导电类型，下面也如此显然可以是相反的。在这里半导体衬底也应了解为包围该区1,2的区域，其中也可以涉及一个槽或其类似物。此外显然除硅之外也可以用其它半导体材料。
漏区1，在由例如氧化硅和/或氮化硅构成的绝缘层9内，经由例如掺杂多晶硅或铝制成的接触塞(“插塞”)4与铁电存储电容器的一个电极SN连接，其另一电极PL处于固定的单元极板电压上，并具有铁电介质5。位线BL经由例如掺杂多晶硅构成的接触塞8与源区2连接，而用于形成选择晶体管栅电极的、在漏区1和源区2之间的区域，并在由氧化硅构成的场氧化物FOX之上的字线WL嵌入到绝缘层9内。
电极PL经由例如掺杂多晶硅构成的接触塞6与在半导体衬底的表面区内的n-导电的、高掺杂区7连接。由此在场氧化物FOX之下形成厚氧化物晶体管，它在阈下电流范围内起着电阻作用，并具有电阻值R2，该电阻值按上述方式确定。因此电极PL经接触塞6连接到区7，该区7经厚氧化物晶体管、漏区1和接触塞4与分离状态的浮置电极SN相连。厚氧化物晶体管的阈电压例如通过在场氧化物FOX下相应的掺杂调整得如此之高，以至于对所有出现的字线电压而言，厚氧化物晶体管的电阻值R2满足上述给定条件。
图3示出本发明的另一实施例，它与图2的实施例的区别在于，电阻R通过在场氧化物FOX下的弱反掺杂的n导电区10形成。
最后，图4示出一实施例，其中电阻R通过由在电极PL和浮置电极SN之间例如多晶硅构成的高欧姆连接11实现。
在图2到图4的所有上述实施例，电阻R的电阻值R2是如此确定的，它满足上述给定条件。因此建立一种电阻性铁电存储单元，其中，即使没有“再生”存储电容器内容，也可以不被程序重调毁坏。
权利要求
1．由一只选择晶体管和一只存储电容器构成的电阻性铁电存储器单元，该电容器的一电极(PL)处于一固定的单元极板电压，而其另一电极(SN)与选择晶体管的具有第一导电类型的第一区(1)连接，其中在与第一导电类型相反的第二导电类型的半导体衬底内，提供选择晶体管和存储电容器，其特征为在存储电容器的另一电极(SN)和固定的单元极板电压之间提供一电阻(FOX；FOX,10；11)其电阻值R2这样确定，使R3＜＜R2＜＜R1，其中R1=在选择晶体管的第1区(1)和半导体衬底之间的pn结的反向电阻值，R3=在接通状态选择晶体管的第1区(1)和具有第1导电类型的第2区之间的电阻值。
2．根据权利要求1所述的电阻性铁电存储器单元，其特征为选择晶体管的第1区(1)是漏区。
3．根据权利要求1或2所述的电阻性铁电存储器单元，其特征为在半导体衬底内，在选择晶体管的第1区(1)和第1导电类型的高掺杂区(7)之间的原氧化物晶体管充当电阻。
4．根据权利要求1或2所述的电阻性铁电存储器单元，其特征为在半导体衬底内，在选择晶体管的第1区(1)和第1导电类型的高掺杂区(7)之间的第一导电类型的弱掺杂区充当电阻。
5．根据权利要求3或4所述的铁电存储器单元，其特征为第1导电类型的高掺杂区(7)经接触塞(6)与存储电容器的该一个电极(PL)连接。
6．根据权利要求1或2所述的铁电存储器单元，其特征为电阻直接在存储电容器的该一个电极(PL)和另一电极(SN)之间形成。
7．根据权利要求6所述的铁电存储器单元，其特征为电阻是高欧姆多晶电阻。
全文摘要
本发明涉及由一只选择晶体管和一只存储电容器构成的一种电阻性铁电存储器单元,该电容器的一电极(PL)处于固定的单元极板电压,而其另一电极(SN)与选择晶体管的具有第1导电类型的第1区(1)连接,其中在与第1导电类型相反的第2导电类型的半导体衬底内提供选择晶体管和存储电容器。该存储器单元的特征为:在存储电容器的另一电极(SN)和固定的单元极板电压之间提供一电阻(FOX;FOX,10,11),其电阻值R2是这样确定的,使R3《R2《R1,其中R1=在选择晶体管的第1区(1)和半导体衬底之间的pn结的反向电阻值,R3=在接通状态选择晶体管的第1区和具有第1导电类型的第2区之间的电阻值。
文档编号H01L21/8246GK1310845SQ99808989
公开日2001年8月29日 申请日期1999年3月25日 优先权日1998年7月22日
发明者O·科瓦里克, K·霍夫曼 申请人:因芬尼昂技术股份公司