串并联电感结构及其制造方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种串并联电感结构及其制造方法。
【背景技术】
[0002]随着无线移动通信技术的迅猛发展，射频集成电路(RFIC，Rad1 FrequencyIntegrated Circuit)变得越来越重要，射频集成电路是一种工作在300MHz?300GHz频率范围内的集成电路。并且由于硅基集成电路制造成本相对较低，使得硅基射频集成电路对GaAs基集成电路具有相当大的竞争力。
[0003]在射频集成电路中，电感器起着非常重要的作用，成为一种关键的电子元器件而广泛地应用在各种射频集成电路中，例如电压控振荡器(VCO，Voltage ControlOscillator)、低噪声放大器(LNA，Low-noiseAmplifier)以及混频器(mixer)等都需要使用电感器。
[0004]评价电感器性能好坏的一个重要指标是品质因子Q，品质因子Q的定义是:储存于电感器中的能量和每一震荡周期损耗能量的比。品质因子Q越高，电感器的效率就越高。影响品质因子Q的因素有:金属线圈的欧姆损耗、电感器的寄生电容以及衬底的损耗。在低频段，电感器的性能主要由形成电感器的金属线的特性来决定(主要是金属的损耗)；在高频段，衬底损耗将成为决定电感器性能的主要因素。衬底对电感器性能的影响主要源自衬底单位面积电容Csub和单位面积电导Gsub，而衬底材料的掺杂特性则是影响Csub和Gsub大小的主要因素。在相同的频率下，电磁波对于衬底的穿透深度会随着衬底电导率的增加而变大。
[0005]由于趋肤效应和临近效应，电感金属线圈中的电流并不均匀分布于线圈中而只分布于线圈表面，导致线圈的有效导电面积减小而使得电阻增加。为了解决这个问题，现有技术通过将电感分为多个导电通道从而增加有效导电面积(线圈表面)而提高电感的Q值。请参考图1和图2，图1为现有技术中多路径电感结构示意图，图2为沿着图1中A-A’的剖面示意图，电感10具有多个线圈，并且每个线圈还被刻蚀分为多个纹合线(Litz线)11，每个纹合线11之间相互隔离，如图2所示。然而，当路径数大于3时，电流很难均匀分布于各个导电路径中，从而导致电感有效导电面积降低低于预期而降低了该种方法的有效性。
[0006]串联电感是一种常用的提高单位面积电感值的方法，然而由于顶层金属较厚而下层金属较薄，因此在形成串联电感时为了让电阻匹配，通常会将下层金属多层并联后再与顶层金属串联，具体可请参考图3，图3为现有技术中串并联电感并结合上述多路径线圈电感结构的结构示意图，其中，在介质层30中形成有多层电感，第一层电感21和第二层电感23之间通过通孔连线22并联，再通过通孔连线(图未示出)与形成在介质层30表面的电感24串联。由于第一电感21为分段式，即包括多个纹合线，并且相互隔离，也就存在上述的技术问题，不能够很好的使其在任何频率上均有提高。
【发明内容】
[0007]本发明的目的在于提供一种串并联电感结构及其制造方法，能够使串并联电感结构中的电感在所有频率下性能(Q值)均有所提尚。
[0008]为了实现上述目的，本发明提出了一种串并联电感结构，包括:衬底、第一电感、第二电感、第三电感及介质层，所述介质层形成于所述衬底上，所述第一电感和第二电感均形成在所述介质层内，所述第三电感形成在所述介质层表面，所述第一电感为一整体，所述第二电感设有纹合线，所述第一电感位于所述第二电感的下方，两者通过第一通孔连线相并连，所述第二电感通过第二通孔连线与所述第三电感相串联。
[0009]进一步的，所述第三电感采用半刻蚀结构。
[0010]进一步的，在所述的串并联电感结构中，所述第一电感、第二电感及第三电感的材质为铜或铝。
[0011 ] 进一步的，在所述的串并联电感结构中，所述第二电感和第三电感均为螺旋状。
[0012]进一步的，在所述的串并联电感结构中，所述介质层材质为氧化娃或氮化娃。
[0013]进一步的，在所述的串并联电感结构中，所述第一通孔连线和第二通孔连线的材质为铜或铝。
[0014]本发明还提出了一种串并联电感结构的形成方法，用于制造如上文所述的串并联电感结构，包括步骤:
[0015]提供衬底；
[0016]在所述衬底上形成第一介质层；
[0017]在所述第一介质层上形成第一电感；
[0018]在所述第一介质层及第一电感上形成第二介质层，并在所述第二介质层中形成第一通孔连线，所述第一通孔连线与所述第一电感相连；
[0019]在所述第二介质层上形成第二电感，刻蚀所述第二电感，形成纹合线，所述纹合线通过所述第一通孔连线与所述第一电感并联；
[0020]在所述第二介质层及第二电感上形成第三介质层，并在所述第三介质层中形成第二通孔连线，其中，所述第一介质层、第二介质层及第三介质层的材质相同；
[0021]在所述第三介质层上形成第三电感，所述第三电感通过所述第二通孔连线与所述第二电感串联。
[0022]进一步的，在所述的串并联电感结构的形成方法中，在所述第二介质层中形成第一通孔连线的步骤包括:
[0023]刻蚀到达第二介质层，形成通孔；
[0024]在所述通孔中填充形成第一通孔连线。
[0025]进一步的，在所述的串并联电感结构的形成方法中，在所述第三介质层中形成第二通孔连线的步骤包括:
[0026]刻蚀到达第三介质层，形成通孔；
[0027]在所述通孔中填充形成第二通孔连线。
[0028]与现有技术相比，本发明的有益效果主要体现在:在形成第一电感时，不对其进行刻蚀分开，而在形成第二电感时，对其进行刻蚀分开形成纹合线或多路径电感结构，再使第一电感和第二电感并联，当第一电感和第二电感并联后第二电感中的每个电流路径并没有完全分开而是通过第一电感相互连接，从而避免了完全分开后电流不均匀分配的缺点；接着，再将形成的第三电感与第二电感串联，从而提高了电流在第一电感、第二电感并联后的均匀分布，显著地提高整个串并联电感结构的性能，增加所有频率的Q值以及自谐振频率
fsR。
【附图说明】
[0029]图1为现有技术中电感的结构示意图；
[0030]图2为沿着图1中A-A’的剖面示意图；
[0031]图3为现有技术中串并联电感结构的结构示意图；
[0032]图4为本发明第一实施例中电感剖面示意图；
[0033]图5为本发明第一实施例中串并联电感结构的结构示意图；
[0034]图6为本发明第二实施例中串并联电感结构的结构示意图。
【具体实施方式】
[0035]下面将结合示意图对本发明的串并联电感结构及其制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0036]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0037]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0038]如【背景技术】所说，当电感被分为多个纹合线的绕线结构时，导致电感性能无法提高的原因则是因为电流无法均匀分布在所述电感的纹合线上，从而致使性能下降。因此，本发明的核