一芯轴平行的第六芯轴。
[0024]在上述方法中，还包括:在去除所述间隔件层的水平部分之后和在蚀刻位于所述间隔件层下方的层之前，去除第六芯轴的第一部分，而保留所述第六芯轴的第二部分。
【附图说明】
[0025]为了更全面地理解实施例及其优势，现将结合附图所进行的以下描述作为参考，其中:
[0026]图1至图15是根据一些示例性实施例在目标层中制造部件的中间阶段的顶视图、透视图和截面图；以及
[0027]图16A至图16C示出了在目标层中形成的部件的顶视图和截面图。
【具体实施方式】
[0028]以下详细论述了本发明的实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所论述的具体实施例仅仅是说明性的，而不用于限制本发明的范围。
[0029]根据各个示例性实施例，本发明提供了具有微小线间隔的部件及其形成方法。根据一些示例性实施例示出了形成部件的中间阶段。讨论了实施例的变化例。在全文的各个视图和不例性实施例中，相似的附图编号用于表不相似的兀件
[0030]图1至图15根据一些示例性实施例示出了在目标层中形成部件的中间阶段的顶视图和截面图。一些视图在冋一视图中包括晶圆100的顶视图和截面图,其中,在顶视图中示出的部件的边缘可以基本上与相应的截面图中示出的部件的边缘对准。
[0031]图1示出了晶圆100，晶圆100包括衬底120和多个覆盖层。可以由诸如硅、硅锗等的半导体材料形成衬底120。在一些实施例中，衬底120为诸如晶体娃衬底、晶体娃碳衬底、晶体硅锗衬底、III族至V族化合物半导体衬底等的晶体半导体衬底。其中可以包括晶体管的有源器件122形成在衬底120的顶面处。
[0032]在衬底120的上方形成介电层124。在一些实施例中，介电层124为金属间介电层(IMD)或层间介电层(ILD),其可以由介电材料形成,例如,介电材料的介电常数(k值)低于3.8、低于约3.0、或低于约2.5。在一些实施例中，导电部件126(可以为诸如铜线或钨插塞的金属部件)形成在介电层124中。在介电层124上方形成蚀刻停止层26。蚀刻停止层26可以包括诸如碳化硅、氮化硅等的介电材料。
[0033]在蚀刻停止层26上方进一步形成介电层28。介电层28可以为MD层，其由介电材料形成，例如，介电材料的介电常数(k值)低于3.8、低于约3.0、或低于约2.5。在可选实施例中，介电层28为k值高于3.8的非低k介电层。
[0034]在可选实施例中，层28是半导体衬底，其中，例如，后续的工艺步骤可以用于形成浅沟槽隔离(STI)区域。在这些实施例中，在层28下方可以没有额外的层。在整个说明书中，层28也称为将被蚀刻的目标层，并且根据本发明的实施例，将在层28中形成多个图案。
[0035]介电硬掩模30位于低k介电层28的上方，其可以由氧化硅(诸如正硅酸四乙酯(TEOS)氧化物)、无氮抗反射涂层(NFARC，其为氧化物)、碳化硅、氮氧化硅等形成。形成方法包括等离子体增强化学汽相沉积(PECVD)、高密度等离子体(HDP)沉积等。
[0036]在介电硬掩模30上方形成金属硬掩模32。在一些实施例中，金属硬掩模32包括氮化钛、钛、氮化钽、钽等。形成方法包括物理汽相沉积(PVD)、射频PVD (RFPVD)、原子层沉积(ALD)等。
[0037]在金属硬掩模32上方形成介电硬掩模层34。形成介电硬掩模层34的材料可以选自与介电硬掩模层30相同的备选材料,并且形成介电硬掩模层34的方法可以选自用于形成介电硬掩模层30的相同备选方法组。介电硬掩模30和34可以由相同的材料形成，或可以包括不同的材料。
[0038]在介电硬掩模32上方形成芯轴层36。在一些实施例中，芯轴层36由非晶娃或对下面的介电硬掩模32具有较高蚀刻选择性的其他材料形成。
[0039]在芯轴层36上方存在三层,其包括下层(有时称为底层)38、位于下层38上方的中间层40、以及位于中间层40上方的上层42。在一些实施例中，由包括有机材料的光刻胶形成下层38和上层40。中间层40可以包括无机材料，其可以为氮化物(诸如氮化硅)、氮氧化物(诸如氮氧化硅)、氧化物(诸如氧化硅)等。相对于上层42和下层38，中间层40具有高的蚀刻选择性，因此，将上层42用作图案化中间层40的蚀刻掩模，并且将中间层40用作图案化下层38的的蚀刻掩模。在施加上层42之后，图案化上层42。
[0040]图案化的上层42包括其中的开口 44。如晶圆100的顶视图(也在图1中)中所示，开口 44可以具有带形形状。在一些实施例中，开口 44的间距Pl为开口 44的宽度Wl的约三倍。在说明书的全文中，开口 44的图案也称为线Al图案。
[0041]图1不出了第一光刻(photo)工艺。然后，实施第一蚀刻工艺以将上层42中的图案转印至芯轴层36，从而产生如图2所示的结构。在蚀刻步骤中，可以消耗上层42、中间层40、和下层38。如果在图案化之后，剩余上层42、中间层40、及下层38的任何残留物，则也去除残留物。蚀刻是各向异性的，使得芯轴层36中的开口 44的尺寸与上层42中相应的开口 44 (图1)具有相同的尺寸。图2中芯轴层36的剩余部分称为中间芯轴，其包括中间芯轴 36A 和 36B。
[0042]图3和图4示出了在芯轴层36上实施的第二光刻工艺和第二蚀刻工艺。参见图
3,形成底层48、中间层50、和上层52。底层48、中间层50、和上层52的材料可以选自分别与底层38、中间层40、和上层42 (图1)相同的备选材料。图案化上层52以在其中形成开口 54。开口 54可以具有宽度Wl以及间距Pl，Wl可以基本上与图1中的宽度Wl相等，并且Pl与图1中的间距Pl相等。在说明书的全文中，开口 54的图案也称为线A2图案。线Al图案和线A2图案的组合限定了图4中芯轴54的图案。
[0043]然后，如图4所示，实施第二蚀刻工艺以将开口 54延伸至芯轴层36内。在蚀刻中消耗底层48、中间层50、和上层52，或在蚀刻之后去除底层48、中间层50、和上层52的任何剩余物(如果存在)。因此，芯轴层36包括开口 44和54，在一些实施例中开口 44和54可以均匀地分布。芯轴层36的剩余部分称为芯轴56。如图1至图4所示，由图1中示出的线Al图案(44)和图3中示出的线A2图案(54)产生芯轴56。芯轴56的宽度W2可以等于宽度Wl的约1/3，且芯轴56的间距P2可以等于间距Pl (图1)的约一半。因此，第一光刻和第一蚀刻以及第二光刻和第二蚀刻的组合称为2P2E双重图案化工艺，其产生了分别小于宽度Wl和间距Pl (图1)的W2和间距P2。宽度W2和间距P2可以低于光刻限度。在示出的示例性实施例中，芯轴56包括芯轴56A、56B、56C、和56D。芯轴56A是图2中的中间芯轴36A的剩余部分，且芯轴56B和56C是图2中的中间芯轴36B的剩余部分。
[0044]图5和图6示出了切割光刻工艺，其用于将芯轴56B切割成两部分。参见图5，形成底层58、中间层60、和上层62。底层58、中间层60、和上层62的材料选自分别与底层38、中间层40、和上层42 (图1)相同的备选材料。图案化上层62以在其中形成开口 64，其中，通过开口 64叠盖芯轴56B的中间部分，而通过上